專利名稱：一種2t嵌入式浮柵電可擦寫只讀存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路中的非揮發(fā)性存儲(chǔ)器，特別涉及半導(dǎo)體集成電路中的一種2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器。
背景技術(shù)：
如圖1所示，在目前的2T浮柵電可擦寫只讀存儲(chǔ)器單元(FL0T0XEEPR0M)的結(jié)構(gòu)中，選擇管位于存儲(chǔ)管的漏區(qū)，即位線(BIT LINE)從選擇管的漏端接出。這樣做的好處是沒有選中的行但位于選中的列的單元的擦寫干擾最小。缺點(diǎn)是在選中行的選擇管的柵極需要加一個(gè)大于vppl的vpra以確保選擇管柵極電壓大于漏端電壓，使得選擇管能處于導(dǎo)通狀態(tài)。
如表i所示，在現(xiàn)有技術(shù)中，對(duì)存儲(chǔ)器進(jìn)行寫入操作時(shí)，選擇管上加vpra高壓，控
制柵(control gate)上加0V電壓，選擇管柵極(select gate)。
表1 :
模式選擇管柵極控制柵極位線源線commsnt
寫入VPPHovVPPLOPEN寫入l
OPENOPEN寫入o
擦除群HVPPLOVOV擦除l
讀取■OVIVOV讀取 并且，如圖4所示，在存儲(chǔ)器陣列中需要用兩個(gè)高壓，高電壓H，簡(jiǎn)稱vpra和高電
壓L，簡(jiǎn)稱VPPL，另外還要提供兩個(gè)低壓，電源電壓VDD和地GAND。所以工藝中需要提供耐vpra高壓的NMOS晶體管和PMOS晶體管，這樣增加了工藝的難度和成本。并且在實(shí)現(xiàn)高壓的電荷泵(charge pump)電路中，由于需要提供耐VPffl高壓的N管和P管，因此也增加了工藝的難度，同時(shí)增加了電路復(fù)雜性以及電路版圖的面積，提高了制造成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，能夠在存儲(chǔ)器單元結(jié)構(gòu)中，不需要VPPH高壓，同時(shí)降低工藝難度和工藝成本。
為解決上述技術(shù)問題，本發(fā)明一種2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器的技術(shù)方案是，在存儲(chǔ)單元中，選擇管位于存儲(chǔ)管的源區(qū)。 作為本發(fā)明的進(jìn)一步改進(jìn)是，對(duì)存儲(chǔ)器進(jìn)行寫入操作時(shí)，高壓直接加在存儲(chǔ)管的漏區(qū)，也就是存儲(chǔ)陣列的位線；進(jìn)行擦除數(shù)據(jù)操作時(shí)，高壓加在存儲(chǔ)管的控制柵極。
3
本發(fā)明通過將選擇管安排在存儲(chǔ)管的源區(qū)，使得存儲(chǔ)陣列只需要一個(gè)高壓就能實(shí)
現(xiàn)擦寫操作，因此能夠省略到最高電壓vpra以及產(chǎn)生vpra的電路結(jié)構(gòu)，同時(shí)更加簡(jiǎn)化掉電路里面生成并傳遞該vpph電壓的高耐壓器件。從而能夠省略至少兩層光掩膜版和多步工藝步驟，并且能節(jié)約芯片面積。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明
圖1為已有技術(shù)中EEPR0M結(jié)構(gòu)示意 圖2為本發(fā)明中EEPROM結(jié)構(gòu)示意 圖3為本發(fā)明中EEPROM電路示意 圖4為已有技術(shù)中EEPROM電路示意圖。
具體實(shí)施例方式
如圖2所示，將存儲(chǔ)管EE的漏端接出作為整個(gè)存儲(chǔ)陣列的位線(Bitl ine)，將選擇管N1的源端作為整個(gè)存儲(chǔ)器陣列的源線(Sourceline)。其操作電壓如表2所示，當(dāng)要對(duì)存儲(chǔ)器實(shí)現(xiàn)寫入(write)操作時(shí)，在位線上加高壓(VPPL)，而在存儲(chǔ)管EE的控制柵極(control gate)上加0V，使存儲(chǔ)管發(fā)生薄氧化層發(fā)生隧穿(tunneling)，把電子從浮柵(Floating gate)中拉出，使存儲(chǔ)管處于"1 "狀態(tài)，而在選擇管上加電源電壓保證開啟，源線空接(floating)。
表2 :
模式選擇管柵極控制柵極位線源線comment
寫入葡ovVPPLOPEN寫入l
OPENOPEN寫入O
擦除■VPPLOVOV擦除l
讀取VDDOVIVOV讀取 要實(shí)現(xiàn)擦除(erase)操作時(shí)，在控制柵上加高壓，位線加0V，把電子通過隧穿注入
浮柵中，使存儲(chǔ)管出于"O"狀態(tài)，同樣在選擇管上加電源電壓保證開啟，源線加0V。 當(dāng)對(duì)存儲(chǔ)器實(shí)現(xiàn)讀取操作時(shí)，和現(xiàn)有技術(shù)相同，在控制柵上加OV電壓，位線上加
IV電壓，源線上加OV電壓，選擇管(select gate，請(qǐng)問)加電源電壓VDD。 如圖3所示，由于存儲(chǔ)器陣列中只需要一個(gè)高壓就能實(shí)現(xiàn)擦寫操作，因此可以省
略掉vpra電路里使用到的最高的高電壓，從而能省略掉提供vpra高壓的電路結(jié)構(gòu)。只保
留VPPL高壓電路，對(duì)浮柵電可擦寫只讀存儲(chǔ)器提高高壓，保留低壓的電源電壓VDD，以及接地的GAND的低壓。 因此在本發(fā)明中是通過外圍電路提供能實(shí)現(xiàn)隧穿效應(yīng)的高壓VPPL和電源電壓
4VDD。同時(shí)，存儲(chǔ)器陣列的選擇管能耐住電源電壓，并且開起電壓小于電源電壓。無需采用必須耐得住高壓的存儲(chǔ)器陣列的選擇管。存儲(chǔ)管EE的漏端接出作為整個(gè)存儲(chǔ)整列的位線(Bitline)，將選擇管Nl的源端作為整個(gè)存儲(chǔ)器陣列的源線(Sourceline)。
本發(fā)明將選擇管位于存儲(chǔ)管的源區(qū)，可以減少外圍電壓的一個(gè)高壓。于是能夠降低器件所需要耐受的電壓強(qiáng)度，從而降低器件的成本。更加重要的是簡(jiǎn)化掉了電路里面生成并且傳遞該VPPH電壓的高耐壓器件。當(dāng)工藝過程可以省略掉這種高壓器件就意味著省略掉至少2層光罩和多步工藝步驟，以及可觀的芯片面積。
權(quán)利要求
一種2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，其特征在于，在存儲(chǔ)單元中，選擇管位于存儲(chǔ)管的源區(qū)。
2. 根據(jù)權(quán)利要求1所述的2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，其特征在于，對(duì)存儲(chǔ)器進(jìn)行寫入操作時(shí)，高壓直接加在存儲(chǔ)管的漏區(qū)，也就是存儲(chǔ)陣列的位線；進(jìn)行擦除數(shù)據(jù)操作時(shí)，高壓加在存儲(chǔ)管的控制柵極。
3. 根據(jù)權(quán)利要求1所述的2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，其特征在于，存儲(chǔ)管的漏端接出作為整個(gè)存儲(chǔ)整列的位線，選擇管的源端作為整個(gè)存儲(chǔ)器陣列的源線。
4. 根據(jù)權(quán)利要求1所述的2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，其特征在于，只需要一個(gè)高壓VPPL提供2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器的操作電壓。
全文摘要
本方面公開了一種2T嵌入式浮柵電可擦寫只讀存儲(chǔ)器，在存儲(chǔ)單元中，選擇管位于存儲(chǔ)管的源區(qū)。本發(fā)明通過將選擇管安排在存儲(chǔ)管的源區(qū)，使得存儲(chǔ)陣列只需要一個(gè)高壓就能實(shí)現(xiàn)擦寫操作，因此能夠省略到最高電壓VPPH以及產(chǎn)生VPPH的電路結(jié)構(gòu)，同時(shí)更加簡(jiǎn)化掉電路里面生成并傳遞該VPPH電壓的高耐壓器件。從而能夠省略至少兩層光掩膜版和多步工藝步驟，并且能節(jié)約芯片面積。
文檔編號(hào)G11C16/04GK101751999SQ20081004411
公開日2010年6月23日 申請(qǐng)日期2008年12月17日 優(yōu)先權(quán)日2008年12月17日
發(fā)明者陳廣龍, 陳昊瑜 申請(qǐng)人:上海華虹Nec電子有限公司