資料存儲型閃存優(yōu)化譯碼使能裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及存儲器讀寫操作的技術(shù)領(lǐng)域，特別是涉及一種資料存儲型閃存優(yōu) 化譯碼使能裝置。
【背景技術(shù)】
[0002] 隨著電子產(chǎn)品的不斷發(fā)展，芯片技術(shù)也在發(fā)生著巨大的變化。資料存儲型閃存作 為閃存的一種，由于其內(nèi)部非線性宏單元模式為固態(tài)大容量內(nèi)存的實現(xiàn)提供了廉價有效的 解決方案。資料存儲型閃存存儲器具有容量較大，改寫速度快等優(yōu)點，適用于大量數(shù)據(jù)的存 儲，因而在業(yè)界得到了越來越廣泛的應(yīng)用，如嵌入式產(chǎn)品中包括數(shù)碼相機(jī)、MP3隨身聽記憶 卡、體積小巧的U盤等。
[0003] 但資料存儲型閃存在其應(yīng)用領(lǐng)域也存在一定的不足。由于資料存儲型閃存中會出 現(xiàn)已壞的存儲單元，進(jìn)而需要采用其他存儲單元進(jìn)行替換。這中情況下會造成閃存中列地 址與替換的存儲單元的地址在讀取過程中造成速度的差異，并進(jìn)而造成地址比對的差異及 譯碼的錯誤，最終導(dǎo)致對錯誤字節(jié)進(jìn)行操作。 【實用新型內(nèi)容】
[0004] 針對以上不足，本實用新型提出了一種資料存儲型閃存優(yōu)化譯碼使能裝置。該裝 置通過對列地址與替換的存儲單元的地址比對與及列地址輸入進(jìn)行控制，從而降低了對錯 誤字節(jié)操作現(xiàn)象的發(fā)生。
[0005] 為實現(xiàn)以上技術(shù)方案，本實用新型提出了一種資料存儲型閃存優(yōu)化譯碼使能裝 置，其特征在于，包括，第一反相器，第二反相器、第三反相器、第一與非門、第二與非門、第 三與非門、第四與非門和或非門；
[0006] 其中，所述第一反相器輸入端與芯片內(nèi)部地址比對電路電連接，輸出端與第一與 非門的第一輸入端電連接；所述第一與非門的第二輸入端接入控制使能信號；
[0007] 所述第二與非門、第三與非門及第四與非門輸入端接入列地址，第二與非門輸出 端與所述第二反相器輸入端電連接；第三與非門輸出端與所述第三反相器輸入端電連接；
[0008] 所述第四與非門輸出端與所述或非門的第一輸入端電連接，所述或非門的第二輸 入端接入控制使能信號；
[0009] 所述第一與非門、第二反相器、第三反相器和或非門的輸出端與靈敏放大器控制 器的輸入端電連接。
[0010] 進(jìn)一步的，所述第二與非門、第三與非門和第四與非門均為多輸入與非門，用于接 收多位列地址。
[0011] 進(jìn)一步的，所述第一與非門的第二輸入端與或非門的第二輸入端分別與所述資料 存儲型閃存內(nèi)部電路相連，用于接收控制使能信號。
[0012] 進(jìn)一步的，所述靈敏放大器控制器通過連接所述第一與非門、第二反相器、第三反 相器和或非門的輸出端，用于對第一與非門、第二反相器、第三反相器和或非門的輸出結(jié)果 進(jìn)行操作，做進(jìn)一步判斷。
[0013] 進(jìn)一步的，所述第二與非門、第三與非門和第四與非門與資料存儲型閃存的狀態(tài) 機(jī)相連，用于接收所述列地址。
[0014] 本實用新型通過采用加入控制使能信號，并使其與列地址以、列地址與替換存儲 單元地址的比對結(jié)果進(jìn)行邏輯運算，進(jìn)行控制寫入過程中是否加入替換存儲單元并進(jìn)行狀 態(tài)檢測，進(jìn)而避免了地址比對的差異造成的譯碼的錯誤，最終導(dǎo)致對錯誤字節(jié)進(jìn)行操作的 情況的發(fā)生。
【附圖說明】
[0015] 圖1是本實用新型實施例提供的一種資料存儲型閃存優(yōu)化譯碼使能裝置的結(jié)構(gòu) 示意圖。
【具體實施方式】
[0016] 下面結(jié)合附圖和實施例對本實用新型作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖牵颂?所描述的具體實施例僅僅用于解釋本實用新型，而非對本實用新型的限定。另外還需要說 明的是，為了便于描述，附圖中僅示出了與本實用新型相關(guān)的部分而非全部內(nèi)容。
[0017] 圖1是本實用新型實施例提供的一種資料存儲型閃存優(yōu)化譯碼使能裝置的結(jié)構(gòu) 示意圖。如圖1所述，一種資料存儲型閃存優(yōu)化譯碼使能裝置，其特征在于，包括，第一反 相器101，第二反相器102、第三反相器103、第一與非門104、第二與非門105、第三與非門 106、第四與非門107和或非門108 ;
[0018] 其中，第一反相器101輸入端與芯片內(nèi)部地址比對電路112電連接，輸出端與第一 與非門104的第一輸入端電連接；第一與非門104的第二輸入端接入控制使能信號；
[0019] 第二與非門105、第三與非門106及第四與非門107輸入端接入列地址，第二與非 門105輸出端與第二反相器102輸入端電連接；第三與非門106輸出端與第三反相器103 輸入端電連接；
[0020] 第四與非門107輸出端與或非門108的第一輸入端電連接，或非門108的第二輸 入端接入控制使能信號；
[0021] 第一與非門104、第二反相器102、第三反相器103和或非門108的輸出端與靈敏 放大器控制器111的輸入端電連接。
[0022] 其中，第一反相器101、第二反相器102和第三反相器103的作用在于輸出一個與 原輸入信號相反的信號。
[0023] 如輸入信號為A，輸出信號則為J。_
[0024] 第一與非門104、第二與非門105、第三與非門106及第四與非門107的作用在于 接收兩個邏輯信號進(jìn)行邏輯與運算并將得到的邏輯信號進(jìn)行取反后進(jìn)行輸出。
[0025] 如輸入信號為A、B，則輸出信號則為顧_。
[0026] 或非門108的作用在于接收兩個邏輯信號進(jìn)行邏輯或運算并計算得到邏輯信號 進(jìn)行取反后進(jìn)行輸出。
[0027] 如輸入信號A、B，則輸出信號則為3 + F。
[0028] 芯片內(nèi)部地址比對電路112用于對列地址和需要進(jìn)行替換的存儲單元的地址進(jìn) 行比對，并將結(jié)果進(jìn)行輸出。
[0029] 這里值得一提的是，列地址與需要進(jìn)行替換的存儲單元的地址進(jìn)行比對是資料存 儲型閃存優(yōu)化譯碼的一個必要的過程，在實際的應(yīng)用過程中，芯片內(nèi)部地址將比對結(jié)果常 置為0。
[0030] 第二與非門105、第三與非門106和第四與非門107均為多輸入與非門，用于接收 多位列地址。
[0031] 其中，列地址來自于資料存儲型閃存的狀態(tài)機(jī)。值得一提的是，資料存儲型閃存中 狀態(tài)機(jī)用于將不同類型的輸入信號進(jìn)行處理后進(jìn)行輸出。
[0032] 現(xiàn)有技術(shù)中，第二與非門105、第三與非門106和第四與非門107均采用四輸入的 邏輯與非門，因此第二與非門105、第三與非門106和第四與非門107可接收狀態(tài)機(jī)中1-12 位的列地址，即第二與非門105接收1-4為列地址，第三與非門接收5-8位列地址，第四非 門接收9-12位列地址。
[0033] 第一與非門104的第二輸入端與或非門108的第二輸入端分別與資料存儲型閃存 內(nèi)部電路109相連，用于接收控制使能信號X。
[0034] 值得一提的是，資料存儲型閃存內(nèi)部電路109與外部處理器相連，該處理器用于 向資料存儲型閃存發(fā)送處理命令。處理器發(fā)送的命令經(jīng)內(nèi)部電路109輸出后即為控制使能 信號X。
[0035] 靈敏放大器控制器111通過連接第一與非門104、第二反相器102、第三反相器103 和或非門108的輸出端，用于對第一與非門104、第二反相器102、第三反相器103和或非門 108的輸出結(jié)果進(jìn)行進(jìn)一步判斷，并根據(jù)判斷結(jié)果選擇對應(yīng)存儲單元。
[0036] 其中，第一與非門104的第一輸入端接入的為列地址與需要進(jìn)行替換的存儲單元 的地址進(jìn)行比對結(jié)果B，第二輸入端接入的是控制使能信號X，該信號為低電平有效；
[0037] 其中比對結(jié)果B常置為0,而控制使能信號X為0時表示本實用新型裝置加 入控制使能信號；若控制使能信號X為1時，表示本實用新型裝置既不加入控制使能 信號。第二反相器102接入的是列地址第1-4位4、A 2、AjPA4的邏輯與非運算結(jié)果：
[0038] 第三反相器103接入的是