專利名稱:具有讀出放大器的估計(jì)特性的匹配的集成半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種具有用于估計(jì)存儲(chǔ)單元的單元信號(hào)的第一和第二讀出放大器類型的集成半導(dǎo)體存儲(chǔ)器。
背景技術(shù):
圖1示出具有存儲(chǔ)單元陣列10的集成半導(dǎo)體存儲(chǔ)器100,其中存儲(chǔ)單元是以矩陣形式沿著字線和位線排列的。存儲(chǔ)單元陣列包含第一讀出放大器SA1,該第一讀出放大器SA1在兩側(cè)均被連接到位線對(duì)BLP1的位線。位線對(duì)BLP1包含真位線BLT和互補(bǔ)位線BLC。DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)單元SZ1被連接到真位線BLT。存儲(chǔ)單元SZ1包含存儲(chǔ)電容器SC,該存儲(chǔ)電容器SC經(jīng)由選擇晶體管AT被連接到真位線BLT。選擇晶體管AT可以是由字線WL上的控制信號(hào)來(lái)控制導(dǎo)通的,以便存儲(chǔ)電容器SC被導(dǎo)電地連接到真位線BLT。
除了第一讀出放大器之外,存儲(chǔ)單元陣列10顯示出第二讀出放大器SA2,該第二讀出放大器SA2在兩側(cè)均被連接到位線對(duì)BLP2。位線對(duì)BLP2包含真位線BLT′和互補(bǔ)位線BLC′。同樣由字線WL上的控制信號(hào)控制的存儲(chǔ)單元SZ2被連接到真位線BLT′。
為了控制存儲(chǔ)單元陣列10的存儲(chǔ)單元之一的讀或者寫(xiě)訪問(wèn),提供控制電路20??刂齐娐?0顯示出用于施加控制信號(hào)的控制端S20。寫(xiě)或者讀訪問(wèn)根據(jù)所施加的控制信號(hào)WR或者RD來(lái)發(fā)生。集成半導(dǎo)體存儲(chǔ)器也顯示出具有地址端A30的地址寄存器30。通過(guò)施加地址信號(hào),可以選擇存儲(chǔ)單元陣列10的存儲(chǔ)單元之一,用于讀或者寫(xiě)訪問(wèn),該地址信號(hào)顯示出地址部分X和地址部分Y。在這個(gè)過(guò)程期間,地址部分X選擇字線而地址部分Y選擇位線對(duì)之一。因此,有可能選擇位于所選擇的字線與所選擇的位線對(duì)的交點(diǎn)處的存儲(chǔ)單元。
當(dāng)信息項(xiàng)被寫(xiě)入存儲(chǔ)單元SZ1時(shí),存儲(chǔ)單元SZ1的地址被施加到地址端A30。然后,寫(xiě)指令WR被施加到控制端S20,并且具有邏輯低或者高電平的數(shù)據(jù)項(xiàng)D被施加到數(shù)據(jù)端DQ。在邏輯高電平的情況下,讀出放大器SA1將高壓電位VBH饋送到真位線BLT并將低壓電位VBL饋送到互補(bǔ)位線。在邏輯低電平的情況下,讀出放大器SA1在真位線BLT上饋入低壓電位VBL以及在互補(bǔ)位線BLC上饋入高壓電位VBH。字線以這樣的方式由控制電路20來(lái)驅(qū)動(dòng),以致選擇晶體管AT被接入導(dǎo)通狀態(tài)。如此,具有單元電壓的高電平的第一存儲(chǔ)狀態(tài)或者具有單元電壓的低電平的第二存儲(chǔ)狀態(tài)可以根據(jù)位線BLT上的高或低壓電位而被存儲(chǔ)在存儲(chǔ)電容器SC中。
在讀和寫(xiě)訪問(wèn)之前和之后,位線BLT以及BLC在預(yù)先充電過(guò)程期間被充電直至預(yù)先充電電壓VEQ的電平。預(yù)先充電電壓的電平在高壓電位VBH的電平和低壓電位VBL的電平之間。
當(dāng)存儲(chǔ)單元SZ1的存儲(chǔ)狀態(tài)或單元電壓被讀出時(shí),用于選擇存儲(chǔ)單元SZ1的相應(yīng)的地址信號(hào)被施加到地址端A30。讀出命令RD被施加到控制電路20的控制端S20。因此,字線WL以控制電壓的高電平來(lái)驅(qū)動(dòng),以便存儲(chǔ)單元SZ1的選擇晶體管AT被控制導(dǎo)通。當(dāng)單元電壓的高電平已經(jīng)被存儲(chǔ)在存儲(chǔ)單元SZ1中時(shí),在真位線BLT上相對(duì)于預(yù)先充電電壓VEQ產(chǎn)生電位增長(zhǎng)。相反,如果單元電壓的低電平已經(jīng)被存儲(chǔ)在存儲(chǔ)單元SZ1中,那么在真位線BLT上產(chǎn)生與預(yù)先充電電壓VEQ相比較的電位下降。相反,互補(bǔ)位線BLC保持在預(yù)先充電電壓VEQ的電平處,在寫(xiě)訪問(wèn)之后,互補(bǔ)位線BLC已經(jīng)被充電直至該充電電壓VEQ。
第一讀出放大器SA1估計(jì)真位線BLT和互補(bǔ)位線BLC之間的電位差,并且產(chǎn)生數(shù)據(jù)線DL和/DL上彼此互補(bǔ)的低和高電平。兩個(gè)互補(bǔ)的電平再次由次級(jí)讀出放大器(未在圖1中示出)放大,以便數(shù)據(jù)項(xiàng)D以邏輯低或者高電平被輸出到數(shù)據(jù)端DQ。
當(dāng)要讀出的存儲(chǔ)單元的單元電壓的電平超出讀出放大器的閾電壓的電平時(shí),數(shù)據(jù)項(xiàng)D在數(shù)據(jù)端DQ處以邏輯高電平來(lái)產(chǎn)生。相反,如果要讀出的存儲(chǔ)單元的單元電壓的電平低于讀出放大器的閾電壓的電平,則數(shù)據(jù)項(xiàng)D在數(shù)據(jù)端DQ處以邏輯低電平產(chǎn)生。
圖2示出在讀出存儲(chǔ)單元期間的真位線和互補(bǔ)位線上的電位變化,該存儲(chǔ)單元的存儲(chǔ)電容器被充電直至低單元電壓。在實(shí)際的讀取過(guò)程之前,兩條位線被充電直至預(yù)先充電電壓DQ。在時(shí)刻t1,控制電壓由控制電略20被饋入到被連接到要讀出的存儲(chǔ)單元的字線上。因此,沿著字線的所有存儲(chǔ)單元由其正被控制導(dǎo)通的選擇晶體管激活。由于圖2的例子中的低單元電壓,與預(yù)先充電電壓VEQ的電平相比較的電位下降發(fā)生在真位線BLT上?;パa(bǔ)位線BLC仍然被充電到發(fā)生于預(yù)先充電過(guò)程的預(yù)先充電電壓的電平。
在時(shí)刻t2,真位線BLT和互補(bǔ)位線BLC上的不同的電位狀態(tài)由所連接的讀出放大器來(lái)估計(jì)。由于真位線BLT上的電壓電平低于互補(bǔ)位線上的預(yù)先充電電壓的電平,所以電位下降到電壓電位VBL(其例如對(duì)應(yīng)于0伏特的電壓)發(fā)生在真位線BLT上。由于讀出放大器的估計(jì)過(guò)程,電位增長(zhǎng)到高壓電位VBH(例如到1.2伏特的電壓)發(fā)生在互補(bǔ)位線BLC上。
讀出放大器將真位線BLT的低壓電平VBL轉(zhuǎn)發(fā)到數(shù)據(jù)線DL?;パa(bǔ)位線BLC的高壓電平VBH被轉(zhuǎn)發(fā)到互補(bǔ)數(shù)據(jù)線/DL。高和低壓電平經(jīng)由兩條數(shù)據(jù)線被供給次級(jí)讀出放大器,該次級(jí)讀出放大器最終在數(shù)據(jù)端DQ處產(chǎn)生具有邏輯低電平的數(shù)據(jù)項(xiàng),該邏輯低電平對(duì)應(yīng)于存儲(chǔ)單元中的存儲(chǔ)狀態(tài)。
在圖2中舉例說(shuō)明的讀出放大器的估計(jì)特性取決于各種各樣的因素。例如,位線上的電位增長(zhǎng)或電位減少的幅度取決于該位線的長(zhǎng)度并因而取決于位線電阻和位線容量。例如,與不同位線上的預(yù)先充電電壓的電平相比,相同的單元電壓導(dǎo)致電位不同的增加或者減少。此外,被連接到位線對(duì)的讀出放大器的布局具有決定性意義。例如,在存儲(chǔ)單元陣列內(nèi),讀出放大器由于不同的插入物、由于不同的摻雜分布以及由于相對(duì)于鄰近部件的基片槽(substrate well)的接近度以及排列方向而不同。因此,存儲(chǔ)單元陣列的讀出放大器具有不同的電氣特性,這導(dǎo)致在讀取過(guò)程期間相對(duì)單元電壓不同的估計(jì)性能。因而,閾電壓電平一方面取決于讀出放大器的布局而另一方面取決于電路環(huán)境的影響,在所述閾電壓電平處,讀出放大器在數(shù)據(jù)端處估計(jì)具有邏輯低或者高電平的單元電壓電位。
圖3示出存儲(chǔ)單元陣列的第一讀出放大器SA1以及第二讀出放大器SA2在估計(jì)各種單元電壓Vwrite期間的性能,該第一讀出放大器SA1和第二讀出放大器SA2彼此在其布局上不同。例如,不同的單元電壓電平被存儲(chǔ)在存儲(chǔ)單元中,其中0和1.2伏特之間的各種電壓電平被施加到接觸點(diǎn)TP,所述TP例如易接近晶片級(jí)處的外部測(cè)試設(shè)備。繪出由所連接的讀出放大器讀出期間的存儲(chǔ)單元的數(shù)目,該存儲(chǔ)單元的數(shù)目已經(jīng)代替邏輯低電平而以邏輯高電平來(lái)估計(jì)。
在第一測(cè)試步中,特定的電壓電平(例如0伏特)被施加到接觸點(diǎn)TP并且經(jīng)由讀出放大器被饋入到所連接的位線上。在激活存儲(chǔ)單元之后,低單元電壓被存儲(chǔ)在這些存儲(chǔ)單元中。在隨后的讀取過(guò)程期間,所存儲(chǔ)的單元電壓再次由讀出放大器估計(jì)并且在數(shù)據(jù)端DQ處產(chǎn)生相應(yīng)的邏輯低或高電平。測(cè)試設(shè)備在數(shù)據(jù)端DQ處檢測(cè)到邏輯低電平的出現(xiàn)。
在估計(jì)0伏特的單元電壓期間,幾乎所有存儲(chǔ)單元中的存儲(chǔ)狀態(tài)是由第一讀出放大器SA1正確估計(jì)的。因而,并非很多存儲(chǔ)單元故障。然后接著在測(cè)試步中,由第一讀出放大器估計(jì)單元內(nèi)容,在每個(gè)測(cè)試步期間,較高的單元電壓被存儲(chǔ)在存儲(chǔ)單元中。超過(guò)近似0.4伏特的單元電壓,近似1×105個(gè)存儲(chǔ)單元的存儲(chǔ)內(nèi)容是由第一讀出放大器在數(shù)據(jù)端DQ處以邏輯高電平來(lái)估計(jì)的。單元電壓在隨后的測(cè)試步中上升得越多,就有越多的存儲(chǔ)單元由第一讀出放大器SA1以邏輯高電平來(lái)估計(jì)。超過(guò)0.6伏特的單元電壓,在讀出幾乎所有的存儲(chǔ)單元期間,在數(shù)據(jù)端G2處,第一讀出放大器產(chǎn)生具有邏輯高電平的數(shù)據(jù)項(xiàng)。
直至近似0.6伏特的單元電壓,第二讀出放大器SA2針對(duì)幾乎所有被連接到其的存儲(chǔ)單元在數(shù)據(jù)端DQ處產(chǎn)生邏輯低電平。單元電壓比0.6伏特高出得越多,就有越多的存儲(chǔ)單元由第二讀出放大器以邏輯高電平來(lái)估計(jì)。超過(guò)近似1伏特的單元電壓,在讀出幾乎所有被連接到第二讀出放大器的存儲(chǔ)單元的期間,第二讀出放大器在數(shù)據(jù)端DQ處產(chǎn)生邏輯高電平。
示出第一和第二讀出放大器的估計(jì)性能的圖3的兩條曲線彼此針對(duì)第一和第二讀出放大器偏離。根據(jù)它們是否屬于第一類讀出放大器或?qū)儆诘诙愖x出放大器,讀出放大器顯示出單元電壓的不同的估計(jì)性能。
發(fā)明內(nèi)容
本發(fā)明的目標(biāo)是指定一種集成半導(dǎo)體存儲(chǔ)器,其中減少存儲(chǔ)單元陣列的各種類型的讀出放大器的估計(jì)性能中的差異。本發(fā)明的進(jìn)一步的目標(biāo)是指定一種方法,借助于該方法來(lái)減少存儲(chǔ)單元陣列的不同類型的讀出放大器的估計(jì)性能中的差異。
關(guān)于集成半導(dǎo)體存儲(chǔ)器的目標(biāo)是經(jīng)由具有讀出放大器的估計(jì)性能的匹配的集成半導(dǎo)體存儲(chǔ)器而完成的。集成半導(dǎo)體存儲(chǔ)器顯示出用于輸出數(shù)據(jù)項(xiàng)的輸出端、存儲(chǔ)單元、位線對(duì)以及讀出放大器,該存儲(chǔ)單元在所有情況下都顯示出取決于存儲(chǔ)狀態(tài)的單元電壓,該位線對(duì)在所有情況下都包含第一和第二位線,該讀出放大器在所有情況下都估計(jì)存儲(chǔ)單元之一的單元電壓。所述存儲(chǔ)單元的第一存儲(chǔ)單元經(jīng)由所述位線對(duì)的第一位線對(duì)的位線之一被連接到所述讀出放大器的第一讀出放大器。所述存儲(chǔ)單元的第二存儲(chǔ)單元經(jīng)由所述位線對(duì)的第二位線對(duì)的位線之一被連接到所述讀出放大器的第二讀出放大器。以這樣的方式來(lái)構(gòu)造所述讀出放大器的第一讀出放大器,以致所述讀出放大器的第一讀出放大器在讀訪問(wèn)所述存儲(chǔ)單元的第一存儲(chǔ)單元之一期間估計(jì)所述存儲(chǔ)單元的第一存儲(chǔ)單元之一的單元電壓。根據(jù)單元電壓的估計(jì),當(dāng)所述存儲(chǔ)單元的第一存儲(chǔ)單元之一的單元電壓超出第一閾電壓時(shí),在輸出端處以第一電平產(chǎn)生數(shù)據(jù)項(xiàng),而且如果所述存儲(chǔ)單元的第一存儲(chǔ)單元之一的單元電壓低于第一閾電壓,那么在輸出端處以第二電平產(chǎn)生數(shù)據(jù)項(xiàng)。以這樣的方式來(lái)構(gòu)造所述讀出放大器的第二讀出放大器,以致所述讀出放大器的第二讀出放大器在讀訪問(wèn)所述存儲(chǔ)單元的第二存儲(chǔ)單元之一期間估計(jì)所述存儲(chǔ)單元的第二存儲(chǔ)單元之一的單元電壓。根據(jù)單元電壓的估計(jì),當(dāng)所述存儲(chǔ)單元的第二存儲(chǔ)單元之一的單元電壓超出第二閾電壓時(shí),在輸出端處以第一電平產(chǎn)生數(shù)據(jù)項(xiàng),而且當(dāng)?shù)诙鎯?chǔ)單元之一的單元電壓的電平低于第二閾電壓時(shí),其中第二閾電壓的電平不同于第一閾電壓的電平,在輸出端處以第二電平產(chǎn)生數(shù)據(jù)項(xiàng)。集成半導(dǎo)體存儲(chǔ)器還包含用于產(chǎn)生第一預(yù)先充電電壓的第一可控電壓發(fā)生器和用于產(chǎn)生第二預(yù)先充電電壓的第二可控電壓發(fā)生器,第一預(yù)先充電電壓的電平不同于第二預(yù)先充電電壓的電平。第一預(yù)先充電電壓可被提供給所述位線對(duì)的第一位線對(duì)的位線。第二預(yù)先充電電壓可被提供給所述位線對(duì)的第二位線對(duì)的位線。
電路啟動(dòng)要彼此匹配的所述讀出放大器的第一和第二讀出放大器的估計(jì)性能,該估計(jì)性能例如來(lái)源于這兩個(gè)讀出放大器的布局中的差異。
根據(jù)集成半導(dǎo)體存儲(chǔ)器的擴(kuò)展方案,所述讀出放大器的第一讀出放大器是以這樣的方式來(lái)構(gòu)造的,以致所述讀出放大器的第一讀出放大器在寫(xiě)和讀訪問(wèn)所述存儲(chǔ)單元的第一存儲(chǔ)單元之一期間在所述位線對(duì)的第一位線對(duì)的位線的第一位線上產(chǎn)生高壓電位,而在所述位線對(duì)的第一位線對(duì)的位線的第二位線上產(chǎn)生低壓電位。所述讀出放大器的第二讀出放大器是以這樣的方式來(lái)構(gòu)造的,以致所述讀出放大器的第二讀出放大器在寫(xiě)和讀訪問(wèn)所述存儲(chǔ)單元的第二存儲(chǔ)單元之一期間在所述位線對(duì)的第二位線對(duì)的位線的第一位線上產(chǎn)生高壓電位而在所述位線對(duì)的第二位線對(duì)的位線的第二位線上產(chǎn)生低壓電位。另外,第一可控電壓發(fā)生器是以這樣的方式來(lái)構(gòu)造的,以致該第一可控電壓發(fā)生器在其輸出處產(chǎn)生具有在高壓電位和低壓電位之間的電平的第一預(yù)先充電電壓。第二可控電壓發(fā)生器是以這樣的方式來(lái)構(gòu)造的,以致該第二可控電壓發(fā)生器在其輸出處產(chǎn)生具有在高壓電位和低壓電位之間的電平的第二預(yù)先充電電壓。
一種用于操作集成半導(dǎo)體存儲(chǔ)器的方法提供具有第一讀出放大器和第二讀出放大器的集成半導(dǎo)體存儲(chǔ)器的使用,其中,該第一讀出放大器被連接到具有第一和第二位線的第一位線對(duì),并且該第一存儲(chǔ)單元被連接到第一位線對(duì)的第一或第二位線;該第二讀出放大器被連接到具有第一和第二位線的第二位線對(duì),并且第二存儲(chǔ)單元被連接到第二位線對(duì)的第一或第二位線;具有單元電壓的存儲(chǔ)狀態(tài)在所有情況下可被存儲(chǔ)在存儲(chǔ)單元中;第一讀出放大器以這樣的方式來(lái)構(gòu)造,以致該第一讀出放大器在讀訪問(wèn)第一存儲(chǔ)單元之一期間估計(jì)該第一存儲(chǔ)單元之一的單元電壓;當(dāng)?shù)谝淮鎯?chǔ)單元之一的單元電壓超出第一閾電壓時(shí),根據(jù)該單元電壓的估計(jì)以第一電平在輸出端處產(chǎn)生數(shù)據(jù)項(xiàng);并且當(dāng)?shù)谝淮鎯?chǔ)單元之一的單元電壓低于第一閾電壓時(shí),以第二電平在輸出端處產(chǎn)生數(shù)據(jù)項(xiàng);第二讀出放大器以這樣的方式來(lái)構(gòu)造,以致該第二讀出放大器在讀訪問(wèn)第二存儲(chǔ)單元之一期間估計(jì)該第二存儲(chǔ)單元之一的單元電壓;當(dāng)?shù)诙鎯?chǔ)單元之一的單元電壓超出第二閾電壓時(shí),根據(jù)單元電壓的估計(jì)以第一電平在輸出端處產(chǎn)生數(shù)據(jù)項(xiàng);并且當(dāng)?shù)诙鎯?chǔ)單元之一的單元電壓低于第二閾電壓時(shí),以第二電平在輸出端處產(chǎn)生數(shù)據(jù)項(xiàng);第二閾電壓的電平不同于第一閾電壓的電平,而且第一位線對(duì)的第一和第二位線在預(yù)先充電過(guò)程期間被充電直至第一預(yù)先充電電壓,而且第二位線對(duì)的第一和第二位線被充電直至第二預(yù)先充電電壓。
通過(guò)重復(fù)地執(zhí)行以下三個(gè)步驟來(lái)分析第一讀出放大器的性能在第一步中,在所有情況下在第一存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中存儲(chǔ)單元電壓的電平。在接下來(lái)的第二步中,第一存儲(chǔ)單元的每個(gè)存儲(chǔ)單元的讀訪問(wèn)發(fā)生。在接下來(lái)的第三步中,根據(jù)第一存儲(chǔ)單元的單元電壓來(lái)確定在執(zhí)行讀訪問(wèn)期間在輸出端處以第一電平產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目。
然后,通過(guò)重復(fù)地執(zhí)行以下三個(gè)步驟來(lái)分析第二讀出放大器的性能在第一步中,在所有情況下在第二存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中存儲(chǔ)單元電壓的電平。在隨后的第二步中,執(zhí)行第二存儲(chǔ)單元的每個(gè)存儲(chǔ)單元的讀訪問(wèn)。在隨后的第三步中,根據(jù)第二存儲(chǔ)單元的單元電壓來(lái)確定在執(zhí)行讀訪問(wèn)期間在輸出端處以第一電平產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目。
然后,確定表示第一單元電壓之一而且在其處在分析第一讀出放大器的性能的步驟期間已經(jīng)出現(xiàn)大量的數(shù)據(jù)項(xiàng)的第一電平的值。然后,確定表示第二單元電壓之一而且在其處在分析第二讀出放大器的性能的步驟期間已經(jīng)出現(xiàn)相同數(shù)目的數(shù)據(jù)項(xiàng)的第一電平的值。然后,確定第一單元電壓和第二單元電壓之間的差異。將第一預(yù)先充電電壓的電平或第二預(yù)先充電電壓的電平改變了第一和第二單元電壓之間的差異的數(shù)量。
該方法被用于將第一讀出放大器的估計(jì)性能匹配到第二讀出放大器的估計(jì)性能。
用于操作集成半導(dǎo)體存儲(chǔ)器的方法的擴(kuò)展方案提供了集成半導(dǎo)體存儲(chǔ)器的使用,其中第一讀出放大器以這樣的方式來(lái)構(gòu)造,以致該第一讀出放大器在寫(xiě)和讀訪問(wèn)第一存儲(chǔ)單元之一期間在第一位線對(duì)的第一位線上產(chǎn)生高壓電位并且在第一位線對(duì)的第二位線上產(chǎn)生低壓電位,此外其中第二讀出放大器以這樣的方式來(lái)構(gòu)造,以致該第二讀出放大器在寫(xiě)和讀訪問(wèn)第二存儲(chǔ)單元之一期間在第二位線對(duì)的第一位線上產(chǎn)生高壓電位并且在第二位線對(duì)的第二位線上產(chǎn)生低壓電位。當(dāng)?shù)诙卧妷罕鹊谝粏卧妷焊咏秃透邏弘娢恢g的平均值并且第一單元電壓的電平低于第二單元電壓的電平時(shí),將第一預(yù)先充電電壓的電平增加了第一和第二單元電壓之間的差異的數(shù)量。當(dāng)?shù)诙卧妷罕鹊谝粏卧妷焊咏秃透邏弘娢恢g的平均值并且第一單元電壓的電平高于第二單元電壓的電平時(shí),將第一預(yù)先充電電壓的電平減少了第一和第二單元電壓之間的差異的數(shù)量。當(dāng)?shù)谝粏卧妷罕鹊诙卧妷焊咏秃透邏弘娢恢g的平均值并且第二單元電壓的電平低于第一單元電壓的電平時(shí),將第二預(yù)先充電電壓的電平增加了第一和第二單元電壓之間的差異的數(shù)量。當(dāng)?shù)谝粏卧妷罕鹊诙卧妷焊咏秃透邏弘娢恢g的平均值并且第二單元電壓的電平高于第一單元電壓的電平時(shí),將第二預(yù)先充電電壓的電平減少了第一和第二單元電壓之間的差異的數(shù)量。
根據(jù)用于操作集成半導(dǎo)體存儲(chǔ)器的方法的另一實(shí)施方式,分析第一讀出放大器的性能,單元電壓的電平隨著第一存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)而變化。分析第二讀出放大器的性能,單元電壓的電平隨著第二存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)而變化。
根據(jù)用于操作集成半導(dǎo)體存儲(chǔ)器的方法的另一變型,分析第一讀出放大器的性能,單元電壓的電平隨著第一存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)、以從低壓電位的電平直到高壓電位的電平為間隔來(lái)變化。分析第二讀出放大器的性能,單元電壓的電平隨著第二存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)、以從低壓電位的電平到高壓電位的電平為間隔來(lái)變化。
根據(jù)用于操作集成半導(dǎo)體存儲(chǔ)器的方法的另一實(shí)施方式,確定第一單元電壓,在所述第一單元電壓處在輸出端處以第一電平產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目大約對(duì)應(yīng)于現(xiàn)有第一存儲(chǔ)單元的一半的數(shù)目。確定第二單元電壓,在所述第二單元電壓處在輸出端處以第一電平產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目大約對(duì)應(yīng)于現(xiàn)有第二存儲(chǔ)單元的一半的數(shù)目。
用于匹配讀出放大器的估計(jì)性能的集成半導(dǎo)體存儲(chǔ)器的進(jìn)一步實(shí)施方式和用于操作這種半導(dǎo)體存儲(chǔ)器的方法的進(jìn)一步實(shí)施方式可以在從屬權(quán)利要求中找到。
在接下來(lái)的文本中,將參考示出本發(fā)明的示例性實(shí)施方式的附圖來(lái)更加詳細(xì)地解釋本發(fā)明。在附圖中圖1示出具有第一和第二讀出放大器的集成半導(dǎo)體存儲(chǔ)器;圖2示出在讀出放大器估計(jì)單元電壓的過(guò)程期間位線對(duì)上的電壓變化;圖3示出在估計(jì)存儲(chǔ)單元的不同的單元電壓期間存儲(chǔ)單元的故障;圖4示出根據(jù)本發(fā)明的用于改變預(yù)先充電電壓的電平的流程圖;圖5示出根據(jù)本發(fā)明的確定預(yù)先充電電壓的電位的變化;圖6示出根據(jù)本發(fā)明的具有用于改變預(yù)先充電電壓的電路的第一和第二讀出放大器。
具體實(shí)施例方式
在隨后的文本中,將參考圖4和5描述一種方法,借助于該方法來(lái)減少存儲(chǔ)單元陣列的第一和第二類讀出放大器的估計(jì)性能中的差異。在該方法開(kāi)始時(shí),具有低壓電位VBL=0伏特的單元電壓Vwrite被存儲(chǔ)在所有存儲(chǔ)單元SZ1中,該所有存儲(chǔ)單元SZ1由第一讀出放大器SA1來(lái)估計(jì)。然后,在估計(jì)過(guò)程期間,所存儲(chǔ)的單元電壓由所連接的第一讀出放大器來(lái)估計(jì)。在數(shù)據(jù)端DQ處,存儲(chǔ)單元SZ1的數(shù)目被確定,該存儲(chǔ)單元SZ1的單元電壓已經(jīng)由所連接的讀出放大器以邏輯高電平來(lái)估計(jì)。在該方法的進(jìn)一步過(guò)程中,隨后估計(jì)的不同單元電壓被寫(xiě)入到存儲(chǔ)單元SZ1中。所存儲(chǔ)的單元電壓電平越高,就有越多的存儲(chǔ)單元由第一讀出放大器代替邏輯低電平而是以邏輯高電平進(jìn)行估計(jì)。在0伏特的單元電壓的輸出電平和1.2伏特的單元電壓的最后的電平之間以0.1伏特為間隔增加單元電壓之后,確定針對(duì)第一讀出放大器SA1的估計(jì)曲線。
然后,0伏特和1.2伏特之間的不同的單元電壓電平也被存儲(chǔ)在存儲(chǔ)單元SZ2中,所述存儲(chǔ)單元SZ2由第二讀出放大器SA2估計(jì)。在單元電壓電平以0.1伏特為間隔增加之前,在數(shù)據(jù)端DQ處確定存儲(chǔ)單元SZ2的數(shù)目,該存儲(chǔ)單元SZ2由第二讀出放大器以邏輯高電平來(lái)估計(jì)。
第二讀出放大器SA2的估計(jì)曲線的變化類似于第一讀出放大器SA1的估計(jì)曲線的變化。
然而,由于讀出放大器布局的不同結(jié)構(gòu),已經(jīng)以在單元電壓的某一電平處的邏輯高電平來(lái)估計(jì)的存儲(chǔ)單元數(shù)目不同于所述兩種類型的讀出放大器的數(shù)目。
對(duì)于第一讀出放大器SA1,第一單元電壓Vwrite1被確定,在該第一單元電壓Vwrite1處,某一數(shù)目FC的存儲(chǔ)單元SZ1(優(yōu)選為要測(cè)試的存儲(chǔ)單元SZ1的一半)已經(jīng)由第一讀出放大器以邏輯高電平來(lái)估計(jì)。接著,第二單元電壓Vwrite2被確定,在該第二單元電壓Vwrite2處,相同數(shù)目FC的存儲(chǔ)單元SZ2已經(jīng)由第二讀出放大器SA2以邏輯低電平來(lái)估計(jì)。然后,第一單元電壓Vwrite1和第二單元電壓Vwrite2之間的差異被確定。在圖5的例子中,這大約是200毫伏特。按照本發(fā)明,被連接到第一讀出放大器SA1或者被連接到第二讀出放大器SA2的位線對(duì)上的預(yù)先充電電壓VEQ被改變了單元電壓Vwrite1和單元電壓Vwrite2之間的差異的數(shù)量。
如果在圖5的例子中針對(duì)被連接到第一讀出放大器SA1的位線的預(yù)先充電電壓VEQ被增加了200毫伏特,則針對(duì)第一讀出放大器所示的估計(jì)曲線沿針對(duì)第二讀出放大器的估計(jì)曲線的方向轉(zhuǎn)移。存儲(chǔ)單元陣列的不同類型讀出放大器的估計(jì)曲線優(yōu)選地以這樣的方式來(lái)轉(zhuǎn)移,以致曲線的上升變化位于低和高單元電壓電平之間的一半處。例如,如果低單元電壓電平是0伏特并且高單元電壓電平是1.2伏特,則預(yù)先充電電壓以這樣的方式變化,以致估計(jì)曲線的上升分支占據(jù)大約近似0.6伏特,以便估計(jì)曲線相對(duì)于低壓電位VBL和高壓電位VBH近似地居中。
圖6示出被連接到真位線BLT和互補(bǔ)位線BLC的第一讀出放大器SA1的電路配置,以及示出被連接到真位線BLT′和互補(bǔ)位線BLC′的第二讀出放大器SA2的電路配置。正如參考圖6可以看到的,兩個(gè)讀出放大器具有相同的電路配置。例如,不同的性能是由相應(yīng)的真位線BLT和BLT′的位線長(zhǎng)度以及相應(yīng)的互補(bǔ)位線BLC和BLC′的線長(zhǎng)度不同的事實(shí)引起的。
所有情況下的兩個(gè)讀出放大器具有電路單元100l和100r,該電路單元在所有情況下包含開(kāi)關(guān)晶體管110、120和130。電路單元100l和100r被用于將預(yù)先充電電壓饋送到所連接的位線上。在訪問(wèn)存儲(chǔ)區(qū)SB1中的存儲(chǔ)單元期間,讀出放大器通過(guò)控制開(kāi)關(guān)單元500l的開(kāi)關(guān)晶體管510l和520l導(dǎo)通來(lái)激活。為此目的,開(kāi)關(guān)晶體管510l和520l在其控制端處以控制信號(hào)Ml的相應(yīng)電平來(lái)驅(qū)動(dòng)。相反,如果存儲(chǔ)區(qū)SB2中的存儲(chǔ)單元將被寫(xiě)到或者讀出,那么開(kāi)關(guān)單元500r的開(kāi)關(guān)晶體管510r和520r就通過(guò)以控制信號(hào)Mr的相應(yīng)電平來(lái)驅(qū)動(dòng)被控制導(dǎo)通。包含開(kāi)關(guān)晶體管210和220的開(kāi)關(guān)單元200被用于將高壓電位VBH饋送到所連接的位線對(duì)的位線之一上。包含開(kāi)關(guān)晶體管310和320的開(kāi)關(guān)單元300被用于將低壓電位VBL饋送到所連接的位線之一上。開(kāi)關(guān)單元400的開(kāi)關(guān)晶體管410和420由控制信號(hào)CSL來(lái)激活。因此,在所有情況下被連接到讀出放大器的真位線BLT或者BLT被連接到數(shù)據(jù)線DL,并且在所有情況下被連接到讀出放大器的互補(bǔ)位線BLC或者BLC′被連接到互補(bǔ)數(shù)據(jù)線DL′。
由于不同的預(yù)先充電電壓被饋送到被連接到第一讀出放大器SA1的位線上并被饋送到被連接到第二讀出放大器SA2的位線上,所以第一讀出放大器SA1的開(kāi)關(guān)晶體管120和130被連接到可控電壓發(fā)生器50a,用于產(chǎn)生預(yù)先充電電壓VEQ1,并且第二讀出放大器SA2的開(kāi)關(guān)晶體管120和130被連接到可控電壓發(fā)生器50b,用于產(chǎn)生預(yù)先充電電壓VEQ2。
當(dāng)已經(jīng)根據(jù)如上所述方法確定了預(yù)先充電電壓的標(biāo)稱電平時(shí),預(yù)先充電電壓的標(biāo)稱電平(其由第一讀出放大器SA1在所連接的位線BLT和BLC被饋入)被編程到存儲(chǔ)電路60a中,并且(或)預(yù)先充電電壓的標(biāo)稱電平(其由第二讀出放大器SA2在所連接的位線BLT′和BLC′上被饋入)被編程到存儲(chǔ)電路60b中。為此目的,所有情況下的存儲(chǔ)電路顯示出熔線元件61和71。
各個(gè)鑒別器電路70a和70b讀出熔線元件61和71的編程狀態(tài),并且利用控制信號(hào)S1驅(qū)動(dòng)第一可控電壓發(fā)生器50a的輸入端E50a,以及利用控制信號(hào)S2驅(qū)動(dòng)第二可控電壓發(fā)生器50b的輸入端E50b。第一可控電壓發(fā)生器50a根據(jù)控制信號(hào)S1在其輸出端A50a處產(chǎn)生預(yù)先充電電壓VEQ1,該預(yù)先充電電壓VEQ1的電平對(duì)應(yīng)于被存儲(chǔ)在存儲(chǔ)電路60a中的預(yù)先充電電壓的標(biāo)稱電平,并且將該標(biāo)稱電平供給第一讀出放大器SA1的開(kāi)關(guān)單元100l和100r。可控電壓發(fā)生器50b根據(jù)控制信號(hào)S2在其輸出端A50b處產(chǎn)生預(yù)先充電電壓VEQ2,該預(yù)先充電電壓VEQ2的電平對(duì)應(yīng)于被存儲(chǔ)在存儲(chǔ)電路60b中的預(yù)先充電電壓的標(biāo)稱電平,并且將該標(biāo)稱電平供給第二讀出放大器SA2的開(kāi)關(guān)單元100l和100r。
參考標(biāo)記列表10存儲(chǔ)單元陣列20控制電路30地址寄存器50可控電壓發(fā)生器60存儲(chǔ)電路70估計(jì)電路100用于饋入預(yù)先充電電壓的開(kāi)關(guān)單元200用于饋入低壓電位的開(kāi)關(guān)單元300用于饋入高壓電位的開(kāi)關(guān)單元400用于將位線連接到數(shù)據(jù)線的開(kāi)關(guān)單元500用于將讀出放大器連接到位線對(duì)的開(kāi)關(guān)單元AT選擇晶體管BLC互補(bǔ)位線BLP位線對(duì)BLT真位線D數(shù)據(jù)項(xiàng)DL數(shù)據(jù)線DQ數(shù)據(jù)端FC故障的存儲(chǔ)單元的數(shù)目RD讀取命令SA讀出放大器SC存儲(chǔ)電容器SB存儲(chǔ)區(qū)SZ存儲(chǔ)單元TP接觸點(diǎn)VBH高壓電位VBL低壓電位VEQ預(yù)先充電電壓Vwrite單元電壓
WL字線WR寫(xiě)命令X、Y地址
權(quán)利要求
1.種具有讀出放大器的估計(jì)性能的匹配的集成半導(dǎo)體存儲(chǔ)器,-具有輸出端(DQ),用于輸出數(shù)據(jù)項(xiàng)(D),-具有存儲(chǔ)單元(SZ1,SZ2),其在所有情況下根據(jù)存儲(chǔ)狀態(tài)顯示出單元電壓(Vwrite),-具有位線對(duì)(BLP1,BLP2),其在所有情況下包含第一和第二位線(BLT,BLC,BLT,BLC′),-具有讀出放大器(SA1,SA2),其在所有情況下估計(jì)存儲(chǔ)單元之一的單元電壓,-其中,所述存儲(chǔ)單元的第一存儲(chǔ)單元(SZ1)經(jīng)由所述位線對(duì)的第一位線對(duì)(BLP1)的位線之一(BLT)被連接到所述讀出放大器的第一讀出放大器(SA1),-其中,所述存儲(chǔ)單元的第二存儲(chǔ)單元(SZ2)經(jīng)由所述位線對(duì)的第二位線對(duì)(BLP2)的位線之一(BLT)被連接到所述讀出放大器的第二讀出放大器(SA2),-其中,所述讀出放大器的第一讀出放大器(SA1)以這樣的方式來(lái)構(gòu)造,以致該第一讀出放大器(SA1)在讀訪問(wèn)所述存儲(chǔ)單元的第一存儲(chǔ)單元(SZ1)之一期間估計(jì)所述存儲(chǔ)單元的第一存儲(chǔ)單元之一的單元電壓(Vwrite),當(dāng)所述存儲(chǔ)單元的第一存儲(chǔ)單元(SZ1)之一的單元電壓超出第一閾電壓時(shí),根據(jù)該單元電壓的估計(jì),以第一電平(VBH)產(chǎn)生輸出端(DQ)處的數(shù)據(jù)項(xiàng)(D),并且如果所述存儲(chǔ)單元的第一存儲(chǔ)單元(SZ1)之一的單元電壓低于第一閾電壓,那么根據(jù)該單元電壓的估計(jì)在輸出端(DQ)處以第二電平(VBL)產(chǎn)生數(shù)據(jù)項(xiàng)(D),-其中,所述讀出放大器的第二讀出放大器(SA2)以這樣的方式來(lái)構(gòu)造,以致該第二讀出放大器(SA2)在讀訪問(wèn)所述存儲(chǔ)單元的第二存儲(chǔ)單元(SZ2)之一期間估計(jì)所述存儲(chǔ)單元的第二存儲(chǔ)單元之一的單元電壓(Vwrite),如果所述存儲(chǔ)單元的第二存儲(chǔ)單元(SZ2)之一的單元電壓超出第二閾電壓,那么根據(jù)該單元電壓的估計(jì)在輸出端(DQ)處以第一電平(VBH)產(chǎn)生數(shù)據(jù)項(xiàng)(D),并且如果第二存儲(chǔ)單元之一的單元電壓的電平低于第二閾電壓,那么根據(jù)該單元電壓的估計(jì)在輸出端(DQ)處以第二電平(VBL)產(chǎn)生數(shù)據(jù)項(xiàng)(D),第二閾電壓的電平不同于第一閾電壓的電平,-具有第一可控電壓發(fā)生器(50a),用于產(chǎn)生第一預(yù)先充電電壓(VEQ1),-具有第二可控電壓發(fā)生器(50b),用于產(chǎn)生第二預(yù)先充電電壓(VEQ2),第一預(yù)先充電電壓(VEQ1)的電平不同于第二預(yù)先充電電壓(VEQ2)的電平,-其中,第一預(yù)先充電電壓(VEQ1)可以被提供給所述位線對(duì)的第一位線對(duì)(BLP1)的位線(BLT,BLC),-其中,第二預(yù)先充電電壓(VEQ2)可以被提供給所述位線對(duì)的第二位線對(duì)(BLP2)的位線(BLT,BLC′)。
2.如權(quán)利要求1所述的集成半導(dǎo)體存儲(chǔ)器,-其中,所述讀出放大器的第一讀出放大器(SA1)以這樣的方式來(lái)構(gòu)造,以致,在寫(xiě)和讀訪問(wèn)所述存儲(chǔ)單元的第一存儲(chǔ)單元(SZ1)之一期間,該第一讀出放大器(SA1)在所述位線對(duì)的第一位線對(duì)(BLP1)的位線的第一位線(BLT)上產(chǎn)生高壓電位(VBH)并且在所述位線對(duì)的第一位線對(duì)(BLP1)的位線的第二位線(BLC)上產(chǎn)生低壓電位(VBL),-其中,所述讀出放大器的第二讀出放大器(SA2)以這樣的方式來(lái)構(gòu)造,以致,在寫(xiě)和讀訪問(wèn)所述存儲(chǔ)單元的第二存儲(chǔ)單元(SZ2)之一期間,該第二讀出放大器(SA2)在所述位線對(duì)的第二位線對(duì)(BLP2)的位線的第一位線(BLT)上產(chǎn)生高壓電位(VBH)并且在所述位線對(duì)的第二位線對(duì)(BLP2)的位線的第二位線(BLC′)上產(chǎn)生低壓電位(VBL),-其中,第一可控電壓發(fā)生器(50a)以這樣的方式來(lái)構(gòu)造,以致該第一可控電壓發(fā)生器(50a)在其輸出(A50a)處產(chǎn)生具有在高壓電位(VBH)和低壓電位(VBL)之間的電平的第一預(yù)先充電電壓(VEQ1),-其中,第二可控電壓發(fā)生器(50b)以這樣的方式來(lái)構(gòu)造,以致該第二可控電壓發(fā)生器(50b)在其輸出(A50b)處產(chǎn)生具有在高壓電位(VBH)和低壓電位(VBL)之間的電平的第二預(yù)先充電電壓(VEQ2)。
3.如權(quán)利要求1所述的集成半導(dǎo)體存儲(chǔ)器,-具有第一存儲(chǔ)電路(60a),用于存儲(chǔ)第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平,-具有第二存儲(chǔ)器電路(60b),用于存儲(chǔ)第二預(yù)先充電電壓(VEQ2)的標(biāo)稱電平,-其中,第一可控電壓發(fā)生器(50a)以這樣的方式來(lái)構(gòu)造,以致該第一可控電壓發(fā)生器(50a)在其輸出(A50a)處產(chǎn)生具有對(duì)應(yīng)于被存儲(chǔ)在第一存儲(chǔ)電路(60a)中的標(biāo)稱電平的電平的第一預(yù)先充電電壓(VEQ1),-其中,第二可控電壓發(fā)生器(50b)以這樣的方式來(lái)構(gòu)造,以致該第二可控電壓發(fā)生器(50b)在其輸出(A50b)處產(chǎn)生具有對(duì)應(yīng)于被存儲(chǔ)在第二存儲(chǔ)電路(60b)中的標(biāo)稱電平的電平的第二預(yù)先充電電壓(VEQ2)。
4.如權(quán)利要求3所述的集成半導(dǎo)體存儲(chǔ)器,-具有第一估計(jì)電路(70a),用于產(chǎn)生第一控制信號(hào)(S1),-具有第二估計(jì)電路(70b),用于產(chǎn)生第二控制信號(hào)(S2),-其中,第一控制信號(hào)(S1)被提供給第一可控電壓發(fā)生器(50a)的輸入(E50a),-其中,第二控制信號(hào)(S2)被提供給第二可控電壓發(fā)生器(50b)的輸入(E50b),-其中,第一估計(jì)電路(70a)以這樣的方式來(lái)構(gòu)造,以致該第一估計(jì)電路(70a)根據(jù)被存儲(chǔ)在第一存儲(chǔ)電路(60a)中的第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平產(chǎn)生第一控制信號(hào)(S1)的電平,-其中,第二估計(jì)電路(70b)以這樣的方式來(lái)構(gòu)造,以致該第二估計(jì)電路(70b)根據(jù)被存儲(chǔ)在第二存儲(chǔ)電路(60b)中的第二預(yù)先充電電壓(VEQ2)的標(biāo)稱電平產(chǎn)生第二控制信號(hào)(S2)的電平,-其中,第一可控電壓發(fā)生器(50a)以這樣的方式來(lái)構(gòu)造,以致該第一可控電壓發(fā)生器(50a)根據(jù)第一控制信號(hào)(S1)的電平產(chǎn)生第一預(yù)先充電電壓(VEQ1)的電平,-其中,第二可控電壓發(fā)生器(50b)以這樣的方式來(lái)構(gòu)造,以致該第二可控電壓發(fā)生器(50b)根據(jù)第二控制信號(hào)(S2)的電平產(chǎn)生第二預(yù)先充電電壓(VEQ2)的電平。
5.如權(quán)利要求3或4之一所述的集成半導(dǎo)體存儲(chǔ)器,其中第一和第二存儲(chǔ)電路(60a,60b)在所有情況下包含熔線元件(61)。
6.一種用于操作集成半導(dǎo)體存儲(chǔ)器的方法,用于匹配讀出放大器的估計(jì)性能,其包含以下步驟-提供一種具有第一讀出放大器(SA1)和第二讀出放大器(SA2)的集成半導(dǎo)體存儲(chǔ)器,其中,該第一讀出放大器(SA1)被連接到具有第一和第二位線(BLT,BLC)的第一位線對(duì)(BLP1),并且第一存儲(chǔ)單元(SZ1)被連接到第一位線對(duì)的第一或第二位線;第二讀出放大器(SA2)被連接到具有第一和第二位線(BLT,BLC′)的第二位線對(duì)(BLP2),并且第二存儲(chǔ)單元(SZ2)被連接到第二位線對(duì)的第一或第二位線;具有單元電壓(Vwrite)的存儲(chǔ)狀態(tài)在所有情況下可被存儲(chǔ)在存儲(chǔ)單元(SZ1,SZ2)中;該第一讀出放大器(SA1)以這樣的方式來(lái)構(gòu)造,以致該第一讀出放大器(SA1)在讀訪問(wèn)第一存儲(chǔ)單元(SZ1)之一期間估計(jì)第一存儲(chǔ)單元之一的單元電壓;當(dāng)?shù)谝淮鎯?chǔ)單元(SZ1)之一的單元電壓超出第一閾電壓時(shí),根據(jù)該單元電壓的估計(jì)在輸出端(DQ)處以第一電平(VBH)產(chǎn)生數(shù)據(jù)項(xiàng)(D);并且當(dāng)?shù)谝淮鎯?chǔ)單元(SZ1)之一的單元電壓低于第一閾電壓時(shí),在輸出端(DQ)處以第二電平(VBL)產(chǎn)生數(shù)據(jù)項(xiàng)(D);第二讀出放大器(SA2)以這樣的方式來(lái)構(gòu)造,以致該第二讀出放大器(SA2)在讀訪問(wèn)第二存儲(chǔ)單元(SZ2)之一期間估計(jì)第二存儲(chǔ)單元之一的單元電壓;當(dāng)?shù)诙鎯?chǔ)單元(SZ2)之一的單元電壓超出第二閾電壓時(shí),根據(jù)該單元電壓的估計(jì)在輸出端(DQ)處以第一電平(VBH)產(chǎn)生數(shù)據(jù)項(xiàng);并且當(dāng)?shù)诙鎯?chǔ)單元之一的單元電壓的電平低于第二閾電壓時(shí),在輸出端(DQ)處以第二電平(VBL)產(chǎn)生數(shù)據(jù)項(xiàng);第二閾電壓的電平不同于第一閾電壓的電平,而且第一位線對(duì)(BLP1)的第一和第二位線(BLT,BLC)在預(yù)先充電過(guò)程期間被充電直至第一預(yù)先充電電壓(VEQ1),而且第二位線對(duì)(BLP2)的第一和第二位線(BLT,BLC′)被充電直至第二預(yù)先充電電壓(VEQ2),-通過(guò)重復(fù)地執(zhí)行步驟(al)至(cl)來(lái)分析第一讀出放大器(SA1)的性能(al)在所有情況下在第一存儲(chǔ)單元(SZ1)的每個(gè)存儲(chǔ)單元中存儲(chǔ)單元電壓(Vwrite)的電平,(bl)然后,執(zhí)行第一存儲(chǔ)單元(SZ1)的每個(gè)存儲(chǔ)單元的讀訪問(wèn),(cl)然后,根據(jù)第一存儲(chǔ)單元的單元電壓的電平,確定以第一電平(VBH)產(chǎn)生的輸出端(DQ)處的數(shù)據(jù)項(xiàng)的數(shù)目,-然后,通過(guò)重復(fù)地執(zhí)行步驟(a2)至(c2)來(lái)分析第二讀出放大器(SA2)的性能(a2)在所有情況下在第二存儲(chǔ)單元(SZ2)的每個(gè)存儲(chǔ)單元中存儲(chǔ)單元電壓(Vwrite)的電平,(b2)然后,執(zhí)行第二存儲(chǔ)單元(SZ2)的每個(gè)存儲(chǔ)單元的讀訪問(wèn),(c2)然后,根據(jù)第二存儲(chǔ)單元的單元電壓的電平,確定在輸出端(DQ)處以第一電平(VBH)產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目,-然后,確定值(Vwrite1),該值(Vwrite1)表示第一單元電壓之一,并且在該值(Vwrite1)處,在分析第一讀出放大器(SA1)的性能步驟期間已經(jīng)出現(xiàn)大量(FC)的數(shù)據(jù)項(xiàng)的第一電平(VBH),-然后,確定值(Vwrite2),該值(Vwrite2)表示第二單元電壓之一,并且在該值(Vwrite2)處,在分析第二讀出放大器(SA2)的性能步驟期間已經(jīng)出現(xiàn)相同數(shù)目(FC)的數(shù)據(jù)項(xiàng)的第一電平(VBH),-確定第一單元電壓(Vwrite1)和第二單元電壓(Vwrite2)之間的差異,-將第一預(yù)先充電電壓(VEQ1)的電平或第二預(yù)先充電電壓(VEQ2)的電平改變了第一和第二單元電壓(Vwrite1,Vwrite2)之間的差異的數(shù)量。
7.如權(quán)利要求6所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-提供集成半導(dǎo)體存儲(chǔ)器,其中第一讀出放大器(SA1)以這樣的方式來(lái)構(gòu)造,以致該第一讀出放大器(SA1)在寫(xiě)和讀訪問(wèn)第一存儲(chǔ)單元(SZ1)之一期間在第一位線對(duì)(BLP1)的第一位線(BLT)上產(chǎn)生高壓電位(VBH)并且在第一位線對(duì)(BLP1)的第二位線(BLC)上產(chǎn)生低壓電位(VBL),并且其中,第二讀出放大器(SA2)以這樣的方式來(lái)構(gòu)造,以致該第二讀出放大器(SA2)在寫(xiě)和讀訪問(wèn)第二存儲(chǔ)單元(SZ2)之一期間在第二位線對(duì)(BLP2)的第一位線(BLT)上產(chǎn)生高壓電位(VBH)并且在第二位線對(duì)(BLP2)的第二位線(BLC′)上產(chǎn)生低壓電位(VBL),-當(dāng)?shù)诙卧妷?Vwrite2)比第一單元電壓(Vwrite1)更接近低和高壓電位(VBL,VBH)之間的平均值(VM)并且第一單元電壓(Vwrite1)的電平低于第二單元電壓(Vwrite2)的電平時(shí),將第一預(yù)先充電電壓(VEQ1)的電平增加了第一和第二單元電壓(Vwrite1,Vwrite2)之間的差異的數(shù)量,-當(dāng)?shù)诙卧妷?Vwrite2)比第一單元電壓(Vwrite1)更接近低和高壓電位(VBL,VBH)之間的平均值(VM)并且第一單元電壓(Vwrite1)的電平高于第二單元電壓(Vwrite2)的電平時(shí),將第一預(yù)先充電電壓(VEQ1)的電平減少了第一和第二單元電壓(Vwrite1,Vwrite2)之間的差異的數(shù)量,-當(dāng)?shù)谝粏卧妷?Vwrite1)比第二單元電壓(Vwrite2)更接近低和高壓電位(VBL,VBH)之間的平均值(VM)并且第二單元電壓(Vwrite2)的電平低于第一單元電壓(Vwrite1)的電平時(shí),將第二預(yù)先充電電壓(VEQ2)的電平增加了第一和第二單元電壓(Vwrite1,Vwrite2)之間的差異的數(shù)量,-當(dāng)?shù)谝粏卧妷?Vwrite1)比第二單元電壓(Vwrite2)更接近低和高壓電位(VBL,VBH)之間的平均值(VM)并且第二單元電壓(Vwrite2)的電平高于第一單元電壓(Vwrite1)的電平時(shí),將第二預(yù)先充電電壓(VEQ2)的電平減少了第一和第二單元電壓(Vwrite1,Vwrite2)之間的差異的數(shù)量。
8.如權(quán)利要求6所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-分析第一讀出放大器(SA1)的性能,單元電壓(Vwrite)隨著第一存儲(chǔ)單元(SZ1)的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)而變化,-分析第二讀出放大器(SA2)的性能,單元電壓的電平隨著第二存儲(chǔ)單元(SZ2)的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)而變化。
9.如權(quán)利要求8所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-分析第一讀出放大器(SA1)的性能,單元電壓的電平隨著第一存儲(chǔ)單元(SZ1)的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)、以從低壓電位(VBL)的電平直至高壓電位(VBH)的電平為間隔變化,-分析第二讀出放大器(SA2)的性能,單元電壓的電平隨著第二存儲(chǔ)單元(SZ2)的每個(gè)存儲(chǔ)單元中的單元電壓的電平的每次新的存儲(chǔ)、以從低壓電位(VBL)的電平到高壓電位(VBH)的電平為間隔變化。
10.如權(quán)利要求6至9之一所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-確定第一單元電壓(Vwrite1),在該第一單元電壓(Vwrite1)處,在輸出端(DQ)處以第一電平(VBH)產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目大約對(duì)應(yīng)于現(xiàn)有第一存儲(chǔ)單元(SZ1)的一半的數(shù)目(FC),-確定第二單元電壓(Vwrite2),在該第二單元電壓(Vwrite2)處,在輸出端(DQ)處以第一電平(VBH)產(chǎn)生的數(shù)據(jù)項(xiàng)的數(shù)目大約對(duì)應(yīng)于現(xiàn)有第二存儲(chǔ)單元(SZ2)的一半的數(shù)目(FC)。
11.如權(quán)利要求6至9之一所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-提供一種具有接觸點(diǎn)(TP)的集成半導(dǎo)體存儲(chǔ)器,用于在第一和第二存儲(chǔ)單元的每個(gè)存儲(chǔ)單元中都存儲(chǔ)單元電壓(Vwrite),-將電壓電位施加到接觸點(diǎn)(TP),用于在第一和第二存儲(chǔ)單元(SZ1,SZ2)的每個(gè)存儲(chǔ)單元中都存儲(chǔ)單元電壓的電平。
12.如權(quán)利要求6所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-提供一種集成半導(dǎo)體存儲(chǔ)器,其具有第一存儲(chǔ)電路(60a),用于存儲(chǔ)第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平;具有第一估計(jì)電路(70a),用于估計(jì)第一存儲(chǔ)電路的存儲(chǔ)狀態(tài);具有第一可控電壓發(fā)生器(50a),用于產(chǎn)生第一預(yù)先充電電壓(VEQ1);具有第二存儲(chǔ)電路(60b),用于存儲(chǔ)第二預(yù)先充電電壓(VEQ2)的電平;具有第二估計(jì)電路(70b),用于估計(jì)第二存儲(chǔ)電路的存儲(chǔ)狀態(tài);以及具有第二可控電壓發(fā)生器(50b),用于產(chǎn)生第二預(yù)先充電電壓(VEQ2),-將第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平編程到第一存儲(chǔ)電路(60a)中,-將第二預(yù)先充電電壓(VEQ2)的標(biāo)稱電平編程到第二存儲(chǔ)電路(60b)中,-借助于第一估計(jì)電路(70a)估計(jì)第一存儲(chǔ)電路(60a)的存儲(chǔ)狀態(tài),-借助于第二估計(jì)電路(70b)估計(jì)第二存儲(chǔ)電路(60b)的存儲(chǔ)狀態(tài),-利用第一控制信號(hào)(S1)驅(qū)動(dòng)第一估計(jì)電路(70a)的第一可控電壓發(fā)生器(50a),用于產(chǎn)生第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平,-利用第二控制信號(hào)(S2)由第二估計(jì)電路(70b)來(lái)驅(qū)動(dòng)第二可控電壓發(fā)生器(50b),用于產(chǎn)生第二預(yù)先充電電壓(VEQ2)的標(biāo)稱電平。
13.如權(quán)利要求12所述的用于操作集成半導(dǎo)體存儲(chǔ)器的方法,其包含以下步驟-提供一種集成半導(dǎo)體存儲(chǔ)器,其中,第一和第二存儲(chǔ)電路(60a,60b)在所有情況下包含熔線元件(61,71),用于存儲(chǔ)第一和第二預(yù)先充電電壓(VEQ1,VEQ2)的標(biāo)稱電平,-將存儲(chǔ)狀態(tài)編程到第一存儲(chǔ)電路(60a)中,通過(guò)編程第一存儲(chǔ)電路(60a)的熔線元件(61)來(lái)指定第一預(yù)先充電電壓(VEQ1)的標(biāo)稱電平,-將存儲(chǔ)狀態(tài)編程到第二存儲(chǔ)電路(60b)中,通過(guò)編程第二存儲(chǔ)電路(60b)的熔線元件(71)來(lái)指定第二預(yù)先充電電壓(VEQ2)的標(biāo)稱電平。
全文摘要
一種集成半導(dǎo)體存儲(chǔ)器包含存儲(chǔ)單元(SZ1,SZ2),該存儲(chǔ)單元(SZ1,SZ2)在所有情況下經(jīng)由一個(gè)位線對(duì)(BLP1,BLP2)被連接到第一讀出放大器(SA1)或第二讀出放大器(SA2)。在讀訪問(wèn)存儲(chǔ)單元之一期間,被連接到要讀出的存儲(chǔ)單元的讀出放大器估計(jì)要讀出的存儲(chǔ)單元的單元電壓(Vwrite),并且根據(jù)數(shù)據(jù)端(DQ)處的單元電壓的電平產(chǎn)生具有邏輯低或高電平的數(shù)據(jù)項(xiàng)(D)。然而,如果讀出放大器不是相同的構(gòu)造或結(jié)構(gòu),那么相同的單元電壓電平由第一讀出放大器(SA1)估計(jì)不同于由讀出放大器(SA2)估計(jì)。為了匹配第一和第二讀出放大器(SA1,SA2)的估計(jì)性能,所連接的位線對(duì)在讀訪問(wèn)之前被預(yù)先充電到不同的預(yù)先充電電壓(VEQ1,VEQ2)。
文檔編號(hào)G11C7/12GK1822215SQ20061000401
公開(kāi)日2006年8月23日 申請(qǐng)日期2006年1月5日 優(yōu)先權(quán)日2005年1月5日
發(fā)明者R·格爾伯 申請(qǐng)人:因芬尼昂技術(shù)股份公司