專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)置電壓變換電路的半導(dǎo)體裝置，該電壓變換電路將外加電源電壓變換后生成內(nèi)部工作電源電壓，特別是涉及具有芯片內(nèi)的內(nèi)部降壓電路的半導(dǎo)體存儲(chǔ)器，該內(nèi)部降壓電路將外部電源電壓降壓后生成內(nèi)部電源電壓。
背景技術(shù)：
介紹隨著半導(dǎo)體裝置的集成度的提高，作為其構(gòu)成要素的晶體管元件越來(lái)越微型化了。為了保證微型化了的晶體管元件的可靠性，使信號(hào)幅度變小并降低信號(hào)線的充放電電流由此減少電流的消耗，設(shè)有為降低外部電源電壓的芯片內(nèi)的電壓變換電路，以比外部電源電壓低的、由該電壓變換電路產(chǎn)生的電壓來(lái)驅(qū)動(dòng)內(nèi)部電路。
作為具有這種電壓變換電路的半導(dǎo)體裝置的典型例子，有動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。在DRAM中，從高速工作、元件的可靠性和低消耗電流的觀點(diǎn)來(lái)看，希望盡可能低的工作電源電壓。但是，決定系統(tǒng)電源電壓的處理器等的邏輯門(mén)的集成度比DRAM的集成度低，所以，邏輯門(mén)的電源電壓不能低到DRAM的工作電壓。此外，DRAM需要保持與老產(chǎn)品的互換性。因此，在DRAM內(nèi)部將高的系統(tǒng)電源電壓降低，生成比該系統(tǒng)電源電壓低的內(nèi)部工作電源電壓來(lái)驅(qū)動(dòng)DRAM的內(nèi)部電路。


圖11是概略地示出DRAM中一般使用的現(xiàn)有的內(nèi)部降壓電路的構(gòu)成的圖。在圖11中，內(nèi)部降壓電路VDC包括接受加在外部電源節(jié)點(diǎn)EX上的外部電源電壓VCE和接地電壓、產(chǎn)生規(guī)定電壓電平的基準(zhǔn)電壓Vref的基準(zhǔn)電壓發(fā)生電路RVG；將內(nèi)部電源線IVL上的內(nèi)部電源電壓VCI與基準(zhǔn)電壓Vref進(jìn)行比較的比較器CMP；由連接在外部電源節(jié)點(diǎn)EX和內(nèi)部電源線IVL之間且其柵極接受比較器CMP的輸出信號(hào)的P溝道MOS場(chǎng)效應(yīng)管構(gòu)成的電流驅(qū)動(dòng)晶體管DT。負(fù)載電路LC把該內(nèi)部電源線IVL上的內(nèi)部電源電壓VCI作為其一個(gè)工作電源電壓來(lái)工作。下面，說(shuō)明該圖11所示的內(nèi)部降壓電路VDC的工作。
當(dāng)內(nèi)部電源線IVL上的內(nèi)部電源電壓VCI比基準(zhǔn)電壓Vref高時(shí)，比較器CMP的輸出信號(hào)變成高電平，電流驅(qū)動(dòng)晶體管DT的導(dǎo)納變小，從外部電源節(jié)點(diǎn)EX向內(nèi)部電源線IVL供給的電流減小或者停止。
另一方面，當(dāng)內(nèi)部電源電壓VCI比基準(zhǔn)電壓Vref低時(shí)，比較器CMP的輸出信號(hào)變成低電平，電流驅(qū)動(dòng)晶體管DT的導(dǎo)納變大，從外部電源節(jié)點(diǎn)EX向內(nèi)部電源線IVL供給電流，使內(nèi)部電源電壓VCI的電壓電平上升。該比較器CMP通常由差動(dòng)放大電路構(gòu)成，將內(nèi)部電源電壓VCI和基準(zhǔn)電壓Vref的差值進(jìn)行差動(dòng)放大。因而，該電流驅(qū)動(dòng)晶體管DT根據(jù)內(nèi)部電源電壓VCI和基準(zhǔn)電壓Vref差值從外部電源節(jié)點(diǎn)EX向內(nèi)部電源線IVL供給電流，由此，內(nèi)部電源電壓VCI大致保持在基準(zhǔn)電壓Vref的電壓電平上。
負(fù)載電路LC進(jìn)行工作，消耗內(nèi)部電源線IVL上的電流，在內(nèi)部電源電壓VCI降低時(shí)比較器CMP的輸出信號(hào)的電壓電平降低，電流驅(qū)動(dòng)晶體管DT從外部電源節(jié)點(diǎn)EX向內(nèi)部電源線IVL供給大的電流，使該內(nèi)部電源電壓VCI恢復(fù)原來(lái)的電平。
通過(guò)利用電流驅(qū)動(dòng)晶體管DT和比較器CMP的反饋回路，可以穩(wěn)定地產(chǎn)生電壓電平比外部電源電壓VCE低的內(nèi)部電源電壓VCI來(lái)使內(nèi)部電路(負(fù)載電路LC)工作。
電流驅(qū)動(dòng)晶體管DT作為外部電源節(jié)點(diǎn)EX和內(nèi)部電源線IVL之間的電阻而起作用。因此，在負(fù)載電路LC工作、消耗內(nèi)部電源線IVL上的電流時(shí)，為了高速補(bǔ)償因該電流消耗而引起的內(nèi)部電源電壓VCI的電壓降低、使該內(nèi)部電源電壓恢復(fù)到原來(lái)的電壓電平，該電流驅(qū)動(dòng)晶體管DT必須供給大于負(fù)載電路LC工作時(shí)消耗的電流的電流。為此，使該電流驅(qū)動(dòng)晶體管DT的柵極寬度W(或柵極寬度和長(zhǎng)度的比W/L)變大，使其電流驅(qū)動(dòng)能力足夠大。因此，電流驅(qū)動(dòng)晶體管DT占有較大的面積。
此外，當(dāng)負(fù)載電路LC工作速度加快、電流消耗增大時(shí)，流過(guò)內(nèi)部電源線IVL的電流增加。若設(shè)工作頻率為f、應(yīng)驅(qū)動(dòng)的負(fù)載電容為Ce、負(fù)載電容Ce電極的電壓幅度為V，則電流消耗I由I＝f·Ce·V給出。因此，若工作頻率提高，則流過(guò)內(nèi)部電源線IVL的平均電流增加。
在此狀態(tài)下，當(dāng)內(nèi)部降壓電路VDC和負(fù)載電路LC之間的距離變長(zhǎng)、它們之間的內(nèi)部電源線IVL的長(zhǎng)度也變長(zhǎng)時(shí)，則不能忽視因該內(nèi)部電源線IVL的布線阻抗引起的電壓降。該負(fù)載電路LC平均地說(shuō)是把比該內(nèi)部電源電壓VCI低的電壓作為一個(gè)工作電源電壓來(lái)工作的，因此，存在不能保證負(fù)載電路LC的工作特性、電路工作不穩(wěn)定的問(wèn)題。
圖12是表示現(xiàn)有的內(nèi)部降壓電路的另一個(gè)結(jié)構(gòu)的圖。在該圖12所示的降壓電路VDC中，設(shè)有電平移位電路LS，根據(jù)其電阻比來(lái)進(jìn)行內(nèi)部電源線IVL上的內(nèi)部電源電壓VCI的移位。電平移位電路LS的輸出電壓LV供給驅(qū)動(dòng)電流驅(qū)動(dòng)晶體管DT的比較器CMP的正輸入端。向比較器CMP的負(fù)輸入端加上基準(zhǔn)電壓Vref。電流驅(qū)動(dòng)晶體管DT和負(fù)載電路LC與圖11所示的結(jié)構(gòu)相同。
電平移位電路LS包含有串接在內(nèi)部電源線IVL和接地節(jié)點(diǎn)之間的電阻元件R1、r1、r2、和R2、分別與電阻元件r1和r2并聯(lián)的可熔斷的連接(link)元件F1和F2。為了減小該電平移位電路LS的電流消耗，電阻元件R1和R2具有較大的電阻值。
連接(link)元件F1和F2處于導(dǎo)通狀態(tài)時(shí)，分別將電阻元件r1和r2短路，該電平移位電路LS成為由R1和R2形成的電阻分壓電路。這時(shí)，向比較器CMP加上下式所表示的移位電壓。
LV＝VCI·R2/(R1+R2)現(xiàn)在若將連接(link)元件F1熔斷，電阻元件r1和電阻元件R1串接。因此，在該狀態(tài)下，移位電壓LV由下式給出。
LV＝VCI·R2/(R1+R2+r1)即，當(dāng)該連接(link)元件F1熔斷時(shí)，移位電壓LV的電壓電平降低。另一方面，相反，當(dāng)連接(link)元件F2熔斷時(shí)，電阻元件r2和電阻元件R2串接。這時(shí)，可得到下式所示的移位電壓。
LV＝VCI·(R2+r2)/(R1+R2)即，當(dāng)該連接(link)元件F2熔斷時(shí)，移位電壓LV的電壓電平升高。比較器CMP將該移位電壓LV與基準(zhǔn)電壓Vref比較。因此，在該圖12所示的內(nèi)部降壓電路VDC的構(gòu)成中，可進(jìn)行反饋控制(比較器CMP和電流驅(qū)動(dòng)晶體管DT的工作)使移位電壓LV的電壓電平和基準(zhǔn)電壓Vref一致。
通過(guò)有選擇地熔斷該連接(link)元件F1和F2，可調(diào)整內(nèi)部電源電壓VCI的電壓電平。通過(guò)利用該電平移位電路LS，可使比較器CMP在最靈敏的區(qū)域工作，可改善由比較器CMP和電流驅(qū)動(dòng)晶體管DT構(gòu)成的反饋回路的響應(yīng)特性，可穩(wěn)定地把內(nèi)部電源電壓VCI保持在規(guī)定的電壓電平。
但是，在內(nèi)部降壓電路VDC的構(gòu)成中，電平移位電路LS設(shè)有連接(link)元件F1和F2。連接(link)元件F1和F2的占有面積較大(為了防止熔斷時(shí)引起其它元件短路和熔斷時(shí)錯(cuò)誤地將其它部分熔斷)。因此，該電平移位電路LS的占有面積大。
近年，DRAM的工作速度和集成度日益改善，因此，必須有效地配置元件，使之不發(fā)生象這樣的內(nèi)部降壓電路的面積增加和電壓降低的現(xiàn)象。
此外，在具有與這樣的內(nèi)部降壓電路具備同樣功能的電壓變換電路的半導(dǎo)體裝置中，如果更加高集成化，同樣也會(huì)產(chǎn)生同樣的問(wèn)題。
發(fā)明方案概述因此，本發(fā)明的目的在于提供一種具備內(nèi)部降壓電路的半導(dǎo)體裝置，該內(nèi)部降壓電路配置成不使芯片的面積增加而且提高面積使用效率。
本發(fā)明的另一個(gè)目的在于提供一種具備內(nèi)部降壓電路的半導(dǎo)體裝置，該內(nèi)部降壓電路配置成不使芯片面積增加而且可以向各電路部穩(wěn)定地供給恒定電壓電平的電源電壓。
根據(jù)本發(fā)明的第1方面的半導(dǎo)體裝置，具有配置在半導(dǎo)體芯片的半導(dǎo)體裝置配置區(qū)域的周邊部的第1區(qū)的、產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路和配置在與該第1區(qū)不同的第2區(qū)的、各自在對(duì)應(yīng)的內(nèi)部電源線上生成內(nèi)部電源電壓的多個(gè)驅(qū)動(dòng)電路。這些多個(gè)驅(qū)動(dòng)電路各自包含將對(duì)應(yīng)的內(nèi)部電源線上的電壓進(jìn)行電平移位的、且其電平移位量可調(diào)的可變電平移位電路和將該電平移位電路的輸出電壓與來(lái)自基準(zhǔn)電壓發(fā)生電路的基準(zhǔn)電壓進(jìn)行比較、根據(jù)該比較結(jié)果從外部電源電壓節(jié)點(diǎn)向?qū)?yīng)的內(nèi)部電源線供給電流的內(nèi)部電壓調(diào)整電路。
與本發(fā)明的第1方面有關(guān)的半導(dǎo)體裝置還具有配置在該第1區(qū)、且分別與多個(gè)驅(qū)動(dòng)電路互相連接的、并設(shè)定這些多個(gè)驅(qū)動(dòng)電路的各自的可變電平移位電路的電平移位量的調(diào)整電路。
與本發(fā)明的第2方面有關(guān)的半導(dǎo)體裝置，在本發(fā)明的第1方面的裝置中，施加外部電源電壓的電源焊點(diǎn)對(duì)應(yīng)于各驅(qū)動(dòng)電路，且配置在對(duì)應(yīng)的驅(qū)動(dòng)電路的附近。
與本發(fā)明的第3方面有關(guān)的半導(dǎo)體裝置，本發(fā)明的第1方面的多個(gè)驅(qū)動(dòng)電路包含配置在第1中央?yún)^(qū)的與和第2中央?yún)^(qū)關(guān)聯(lián)的、與第1區(qū)相對(duì)的區(qū)域中的驅(qū)動(dòng)電路。
在與本發(fā)明的第1方面有關(guān)的半導(dǎo)體裝置中，在多個(gè)驅(qū)動(dòng)電路上共同設(shè)有基準(zhǔn)電壓發(fā)生電路和調(diào)整電路。這些占有面積比較大的基準(zhǔn)電壓發(fā)生電路和調(diào)整電路配置在面積充裕的周邊部，因此，可以抑制因這些調(diào)整電路和基準(zhǔn)電壓電路的配置而產(chǎn)生的芯片面積的增加。此外，通過(guò)只將驅(qū)動(dòng)電路配置在必要的區(qū)域作為降壓電路，可以降低降壓電路整體的占有面積。
在與本發(fā)明的第2方面有關(guān)的半導(dǎo)體裝置中，接受來(lái)自外部的電源電壓的電源焊點(diǎn)配置在各驅(qū)動(dòng)電路的附近，可以降低各驅(qū)動(dòng)電路的外部電源線的阻抗，可以降低電源線的噪聲。此外，通過(guò)分別設(shè)置電源焊點(diǎn)，即使一個(gè)驅(qū)動(dòng)電路工作時(shí)對(duì)外部電源電壓發(fā)生噪聲，也可以防止噪聲向其它驅(qū)動(dòng)電路的外部電源電壓傳送。此外，從電源焊點(diǎn)到消耗電流的電路的距離短，之間的電壓下降量極小，可以穩(wěn)定地向電流消耗電路供給所要電平的內(nèi)部電源電壓。
在與本發(fā)明的第3方面有關(guān)的半導(dǎo)體裝置中，多個(gè)驅(qū)動(dòng)電路包含配置在第1中央?yún)^(qū)的與配置基準(zhǔn)電壓發(fā)生電路和調(diào)整電路的區(qū)域相對(duì)的區(qū)域上的驅(qū)動(dòng)電路，即使對(duì)配置在該區(qū)域附近的電路也可穩(wěn)定地供給內(nèi)部電源電壓。
附圖簡(jiǎn)述圖1是概略地示出本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的例子的圖。
圖2是概略地示出備用降壓電路的構(gòu)成的圖。
圖3是概略地示出運(yùn)行降壓電路的構(gòu)成的圖。
圖4是概略地示出圖1所示的列控制電路控制的列電路的構(gòu)成的圖。
圖5是概略地示出本發(fā)明的實(shí)施例1中的布線布局的圖。
圖6是概略地示出本發(fā)明的實(shí)施例1的變形例中的布線布局的圖。
圖7是概略地示出本發(fā)明的實(shí)施例2中所用的驅(qū)動(dòng)電路的構(gòu)成的圖。
圖8(A)是概略地示出圖7所示的調(diào)整電路的一個(gè)構(gòu)成例子的圖、 (B)是概略地示出圖7所示的基準(zhǔn)電壓發(fā)生電路的一個(gè)構(gòu)成例子的圖。
圖9是概略地示出本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的整體布局的圖。
圖10是概略地示出本發(fā)明的實(shí)施例2中的布線布局的圖。
圖11是概略地示出現(xiàn)有的內(nèi)部降壓電路的構(gòu)成的圖。
圖12是概略地示出現(xiàn)有的內(nèi)部降壓電路的變形例的構(gòu)成的圖。
優(yōu)選實(shí)施方式詳述實(shí)施例1圖1是概略地示出本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的平面布局的圖。在圖1中，該半導(dǎo)體裝置是半導(dǎo)體存儲(chǔ)器，在半導(dǎo)體芯片1上形成。該芯片1包括配置在第2方向的中央部的、并沿第1方向延伸的第1中央?yún)^(qū)2；配置在第1方向的中央部的、并沿第2方向延伸的第2中央?yún)^(qū)3。由這些第1中央?yún)^(qū)2和第2中央?yún)^(qū)3將該半導(dǎo)體芯片1分割成4個(gè)區(qū)域。分別在這4個(gè)區(qū)域的各區(qū)域內(nèi)配置具有呈行列狀配置的多個(gè)存儲(chǔ)單元的存儲(chǔ)器陣列4a、4b、4c、4d。分別與這些存儲(chǔ)器陣列4a～4d對(duì)應(yīng)地面向中央?yún)^(qū)3配置列控制電路5a、5b、5c和5d。這些列控制電路5a～5d分別控制與對(duì)應(yīng)的存儲(chǔ)器陣列4a～4d中的列選擇關(guān)聯(lián)的工作(包含內(nèi)部數(shù)據(jù)的寫(xiě)入/讀出)。
在第1中央?yún)^(qū)2和第2中央?yún)^(qū)3的中央部配置備有中央控制電路的中央控制電路區(qū)6，該中央控制電路產(chǎn)生根據(jù)外加的控制信號(hào)和地址信號(hào)對(duì)與裝置外部的數(shù)據(jù)輸入輸出進(jìn)行控制及進(jìn)行存儲(chǔ)器陣列4a～4d的行和列的選擇的控制信號(hào)。該中央控制電路區(qū)6的中央控制電路進(jìn)行分別與存儲(chǔ)器陣列4a～4d對(duì)應(yīng)設(shè)置的未圖示的行控制電路的控制和列控制電路5a～5d的控制。為了在該中央控制電路區(qū)6上控制整個(gè)布局，將相對(duì)于整個(gè)布局的電路集中進(jìn)行配置。多條布線也沿該電路區(qū)配置。芯片尺寸由該中央部分所必要的寬度決定(布局面積一定)。如下所示，通過(guò)分散配置降壓電路來(lái)抑制中央部分面積的增大和減小芯片尺寸。
在該第1中央?yún)^(qū)2中，在與中央控制電路區(qū)6鄰接的存儲(chǔ)器陣列4a和4b之間的區(qū)域設(shè)有輸入緩沖電路區(qū)7。在該輸入緩沖電路區(qū)7中，配置有接受來(lái)自外部的控制信號(hào)的控制信號(hào)輸入焊點(diǎn)和接受來(lái)自外部的地址信號(hào)的地址信號(hào)輸入焊點(diǎn)。此外，在存儲(chǔ)器陣列4c和4d之間的第1中央?yún)^(qū)2的部分，與中央控制電路區(qū)6鄰接配置備有數(shù)據(jù)輸入輸出電路的數(shù)據(jù)輸入輸出電路區(qū)8，該數(shù)據(jù)輸入輸出電路包含寫(xiě)入電路，該寫(xiě)入電路把從存儲(chǔ)器陣列4a～4d讀出的數(shù)據(jù)向裝置外部輸出，同時(shí)在數(shù)據(jù)寫(xiě)入時(shí)由從外部供給的寫(xiě)入數(shù)據(jù)中生成內(nèi)部寫(xiě)入數(shù)據(jù)。
在該第1中央?yún)^(qū)2中，輸入緩沖電路區(qū)7、中央控制電路區(qū)6和數(shù)據(jù)輸入輸出電路區(qū)8集中地配置在該第1中央?yún)^(qū)2的中央部分。在縮短中央控制電路與輸入緩沖電路區(qū)7內(nèi)的輸入緩沖電路的距離以及中央控制電路區(qū)6與數(shù)據(jù)輸入輸出電路區(qū)8的距離的同時(shí)，盡量縮短從該中央控制電路區(qū)6到各存儲(chǔ)器陣列4a～4d的距離。因此，在該第1中央?yún)^(qū)2中，在輸入緩沖電路區(qū)7和數(shù)據(jù)輸入輸出電路區(qū)8的周邊部(在該第1中央?yún)^(qū)2中，與輸入緩沖電路區(qū)7和數(shù)據(jù)輸入輸出電路區(qū)8相比接近芯片端部的區(qū)域)沒(méi)有配置那么多的存取工作所必需的電路，面積綽綽有余。這里，在下面的說(shuō)明中，所謂“周邊部”，是指半導(dǎo)體裝置的離芯片端部比離存取所必需的電路近的區(qū)域，并且是指包含芯片外周部和焊點(diǎn)間的區(qū)域、即形成了存儲(chǔ)器陣列的區(qū)域以外的區(qū)域。
在該第1中央?yún)^(qū)2的輸入緩沖電路區(qū)7的周邊部設(shè)有VREF·備用VDC配置區(qū)10，在該配置區(qū)10中配置有產(chǎn)生基準(zhǔn)電壓Vref的基準(zhǔn)電壓發(fā)生電路(VREF)和在備用周期和運(yùn)行周期時(shí)工作并生成內(nèi)部電源電壓的備用降壓電路(VDC)。在該第1中央?yún)^(qū)2中，還在數(shù)據(jù)輸入輸出電路區(qū)8的周邊部設(shè)有在運(yùn)行周期時(shí)被激活并生成內(nèi)部電源電壓的運(yùn)行降壓電路(VDC)的配置區(qū)11。
此外，在第2中央?yún)^(qū)3中，在列控制電路5a和5c之間的區(qū)域設(shè)有在運(yùn)行周期時(shí)被激活并生成內(nèi)部電源電壓的運(yùn)行降壓電路(VDC)的配置區(qū)12a，在列控制電路5b和5d之間的區(qū)域設(shè)有在運(yùn)行周期時(shí)被激活并生成內(nèi)部電源電壓的運(yùn)行降壓電路(VDC)的配置區(qū)12b。
由包含在VREF·備用VDC配置區(qū)10之內(nèi)的基準(zhǔn)電壓發(fā)生電路產(chǎn)生的基準(zhǔn)電壓Vref被傳送到包含在運(yùn)行降壓電路配置區(qū)11、12a和12b內(nèi)的運(yùn)行降壓電路。包含在該區(qū)域10的備用降壓電路在備用周期時(shí)代替包含在這些運(yùn)行降壓電路配置區(qū)11、12a和12b內(nèi)的運(yùn)行降壓電路、向各內(nèi)部電源線傳送內(nèi)部電源電壓。在備用周期內(nèi)，該半導(dǎo)體存儲(chǔ)器處于預(yù)充電狀態(tài)，各信號(hào)線預(yù)充電到規(guī)定的電壓電平(假定是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。在備用周期內(nèi)，該半導(dǎo)體存儲(chǔ)器的所消耗的電流只是極小的漏泄電流，該備用降壓電路的電流驅(qū)動(dòng)能力比較小。此外，由漏泄電流引起的內(nèi)部電源電壓的變動(dòng)很平穩(wěn)，即使備用降壓電路配置在周邊部，因不要求快速響應(yīng)，所以可以把內(nèi)部電源電壓保持在一定的電平上。
另一方面，包含在區(qū)域12a和12b中的運(yùn)行降壓電路在列控制電路5a、5b、5c和5d工作時(shí)，把內(nèi)部電源電壓供給列控制電路5a～5d和列電路。因?yàn)檫@些電路工作時(shí)消耗比較大的電流，所以，運(yùn)行降壓電路的電流驅(qū)動(dòng)能力比備用降壓電路大得多。包含在區(qū)域11的運(yùn)行降壓電路向除了包含在數(shù)據(jù)輸入輸出電路區(qū)8的接口電路之外的電路區(qū)域供給內(nèi)部電源電壓。在該電路中，為了快速地生成內(nèi)部寫(xiě)入數(shù)據(jù)和讀出數(shù)據(jù)并驅(qū)動(dòng)最后一級(jí)輸出焊點(diǎn)，電流消耗量較大，因此，包含在該區(qū)域11中的運(yùn)行降壓電路的電流驅(qū)動(dòng)能力也較大。
接受外部電源電壓的電源焊點(diǎn)13配置在VREF·備用VDC配置區(qū)10的半導(dǎo)體芯片1的一端。在運(yùn)行降壓電路區(qū)12a和中央控制電路區(qū)6之間，配置接受外部電源電壓的電源焊點(diǎn)14a，此外，在運(yùn)行降壓電路區(qū)12a和中央控制電路區(qū)6之間，配置接受外部電源電壓的電源焊點(diǎn)14b。在運(yùn)行降壓電路區(qū)11和半導(dǎo)體芯片1的端部之間，配置接受外部電源電壓的電源焊點(diǎn)15。VREF·備用VDC區(qū)10的基準(zhǔn)電壓發(fā)生電路和備用降壓電路使用來(lái)自該電源焊點(diǎn)13的電源電壓。包含在運(yùn)行降壓電路區(qū)12a中的運(yùn)行降壓電路使用來(lái)自電源焊點(diǎn)14a的電源電壓。包含在運(yùn)行降壓電路區(qū)12b中的運(yùn)行降壓電路使用來(lái)自電源焊點(diǎn)14b的電源電壓。包含在運(yùn)行降壓電路區(qū)11中的運(yùn)行降壓電路使用來(lái)自電源焊點(diǎn)15的電源電壓。通過(guò)與降壓電路相鄰地配置電源焊點(diǎn)，從電源焊點(diǎn)到內(nèi)部電源線的距離變短，相應(yīng)地，從電源焊點(diǎn)到消耗電流的電路的距離變短，可以使電源線的阻抗降低，從而抑制電壓的下降。
圖2是概略地示出包含在圖1所示的VREF·備用降壓電路(VDC)區(qū)10中的基準(zhǔn)電壓發(fā)生電路和備用降壓電路的構(gòu)成的圖。
在圖2中，基準(zhǔn)電壓發(fā)生電路10a從與電源焊點(diǎn)13連接的電源節(jié)點(diǎn)13a上的外部電源電壓VCE和接地電壓產(chǎn)生恒定電壓電平的基準(zhǔn)電壓Vref。
備用降壓電路10b包括將該基準(zhǔn)電壓發(fā)生電路10a產(chǎn)生的基準(zhǔn)電壓Vref和內(nèi)部電源線20上的內(nèi)部電源電壓VCI進(jìn)行比較的比較器10ba；由根據(jù)該比較器10ba的輸出信號(hào)從電源節(jié)點(diǎn)13b向內(nèi)部電源線20供給電流的p溝道MOS場(chǎng)效應(yīng)管構(gòu)成的電流驅(qū)動(dòng)晶體管10bb。電源節(jié)點(diǎn)13b與電源焊點(diǎn)13連接。
該比較器10ba實(shí)質(zhì)上具有差動(dòng)放大電路的結(jié)構(gòu)，時(shí)常進(jìn)行工作，將基準(zhǔn)電壓Vref和內(nèi)部電源電壓VCI進(jìn)行比較。該備用降壓電路10b只是在備用周期時(shí)對(duì)因各電路的漏泄電流引起的內(nèi)部電源電壓VCI的下降進(jìn)行補(bǔ)償。在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中，備用周期時(shí)的電流(備用時(shí)電流)與運(yùn)行時(shí)電流相比極小。因此，該電流驅(qū)動(dòng)晶體管10bb的電流驅(qū)動(dòng)能力可以很小，此外，因備用周期時(shí)內(nèi)部電源電壓不發(fā)生劇烈的變化故比較器10ba的響應(yīng)速度可以比較低。即，該比較器10ba中的MOS場(chǎng)效應(yīng)管的電流驅(qū)動(dòng)能力可以小。因此，抑制了備用降壓電路在備用周期工作時(shí)的電流消耗的增加。
圖3是概略地示出圖1所示的運(yùn)行降壓電路區(qū)11、12a和12b中的運(yùn)行降壓電路的構(gòu)成的圖。在圖3中，運(yùn)行降壓電路包括在激活時(shí)將內(nèi)部電源線20a上的內(nèi)部電源電壓VCI與基準(zhǔn)電壓Vref進(jìn)行比較并輸出表示該比較結(jié)果的信號(hào)的比較器25a；響應(yīng)運(yùn)行周期指令信號(hào)φA而被激活、在該比較器25a中形成電流通路并使比較器25a激活的電流源晶體管25b；由根據(jù)該比較器25a的輸出信號(hào)從電源節(jié)點(diǎn)26向內(nèi)部電源線20a供給電流的p溝道MOS場(chǎng)效應(yīng)管構(gòu)成的電流驅(qū)動(dòng)晶體管25c。
在該圖3所示的運(yùn)行降壓電路的構(gòu)成中，在運(yùn)行周期指令信號(hào)φA未激活時(shí)(L電平)，電流源晶體管25b處于非導(dǎo)通狀態(tài)，比較器25a處于非激活狀態(tài)，其輸出信號(hào)成為H電平，電流驅(qū)動(dòng)晶體管25c維持非導(dǎo)通狀態(tài)。因此，在該狀態(tài)下，不從電源節(jié)點(diǎn)26向內(nèi)部電源線20a供給電流。工作時(shí)流過(guò)內(nèi)部電源線20a的工作電流與備用時(shí)流過(guò)的電流相比極大，所以，使該電流驅(qū)動(dòng)晶體管25c的電流驅(qū)動(dòng)能力足夠大。此外，為了防止內(nèi)部電源電壓VCI因內(nèi)部電源線上的工作電流而急劇下降，使比較器25a的響應(yīng)速度加快，從而，使作為比較器25a的構(gòu)成要素的MOS場(chǎng)效應(yīng)管的尺寸(柵極寬度或柵極寬度和柵極長(zhǎng)度的比)加大。因此，在備用周期時(shí)，當(dāng)使該比較器25a經(jīng)常地工作時(shí)，使比較器25a中的電流消耗增大、使備用電流增加。因而，在這樣的具有比較大的電流驅(qū)動(dòng)能力的比較器25a中，在備用周期時(shí)，通過(guò)切斷從該電源節(jié)點(diǎn)向接地端流過(guò)的電流通路來(lái)降低比較器的電流消耗。激活信號(hào)φA由消耗該內(nèi)部電源線20a上的電流的電路的工作來(lái)確定。
圖4是示出列電路的構(gòu)成的一個(gè)例子的圖。在圖4中，有代表性地示出與一個(gè)存儲(chǔ)器陣列(用參考序號(hào)4有代表性地示出)相對(duì)的列電路。
在圖4中，列電路包括列譯碼器30a，響應(yīng)從對(duì)應(yīng)的列控制電路5(5a～5d)來(lái)的列譯碼使能信號(hào)CDE而被激活、對(duì)未圖示的列地址信號(hào)譯碼并產(chǎn)生用于選擇已指定地址的列的列選擇信號(hào)CSL(進(jìn)行激活)；前置放大器30b，響應(yīng)來(lái)自列控制電路5的前置放大器使能信號(hào)PAE的激活而被激活、將內(nèi)部IO總線IOP上的數(shù)據(jù)放大；寫(xiě)驅(qū)動(dòng)器30c，響應(yīng)來(lái)自列控制電路5的寫(xiě)驅(qū)動(dòng)器使能信號(hào)WDE的激活而被激活、根據(jù)數(shù)據(jù)輸入輸出電路8a所給的數(shù)據(jù)驅(qū)動(dòng)內(nèi)部IO總線IOP。前置放大器30b和寫(xiě)驅(qū)動(dòng)器30c與數(shù)據(jù)輸入輸出電路8a電連接。
在存儲(chǔ)陣列4中，存儲(chǔ)單元呈行列狀配置，與存儲(chǔ)單元各列對(duì)應(yīng)地配置位線對(duì)BLP。1列存儲(chǔ)單元與一個(gè)位線對(duì)BLP連接。從列譯碼器30a來(lái)的列選擇信號(hào)CSL供給設(shè)在各位線對(duì)BLP上的列選擇門(mén)CG。列選擇門(mén)CG在對(duì)應(yīng)的列選擇信號(hào)CSL為激活狀態(tài)時(shí)導(dǎo)通，將對(duì)應(yīng)的位線對(duì)BLP與內(nèi)部IO總線IOP連接。數(shù)據(jù)輸入輸出電路8a的數(shù)據(jù)輸入輸出時(shí)序由中央控制電路6a的控制信號(hào)決定。
在DRAM的情況下，這些列電路隨著列地址選通信號(hào)/CAS的激活而激活/不激活。但是，寫(xiě)驅(qū)動(dòng)使能信號(hào)WDE只有當(dāng)列地址選通信號(hào)/CAS和寫(xiě)使能信號(hào)/WE都處于激活狀態(tài)時(shí)才被激活。
因此，當(dāng)圖3所示的運(yùn)行降壓電路對(duì)列控制電路5供給內(nèi)部電源電壓VCI時(shí)，可以利用列地址選通信號(hào)/CAS的反相信號(hào)(列地址選通信號(hào)/CAS是激活時(shí)的L電平)作為該運(yùn)行周期指令信號(hào)φA。
此外，在取代上述情況、DRAM進(jìn)入存儲(chǔ)周期即進(jìn)行行選擇工作時(shí)，在激活該運(yùn)行降壓電路的情況下，可以利用眾所周知的行地址選通信號(hào)/RAS的反相信號(hào)。列電路在按照行地址選通信號(hào)/RAS進(jìn)行工作的電路(RAS電路)工作完了之后(列互鎖期間完了之后)被激活。因此，也可以利用行地址選通信號(hào)作為向該列控制電路5供給內(nèi)部電源電壓VCI的運(yùn)行降壓電路的激活指令信號(hào)，但是，因在該列互鎖期間(列選擇工作被禁止的期間)比較器25a的電流消耗增加，故最好利用列地址選通信號(hào)/CAS作為激活指令信號(hào)φA。
電源線的配置圖5是概略地示出本發(fā)明的實(shí)施例1的內(nèi)部電源線配置的圖。在圖5中，從基準(zhǔn)電壓發(fā)生電路10a來(lái)的基準(zhǔn)電壓Vref由配置在第1中央?yún)^(qū)的呈環(huán)狀的布線45a和45b傳送。將基準(zhǔn)電壓Vref從內(nèi)部布線45a供給運(yùn)行降壓電路12aa(包含在運(yùn)行降壓電路區(qū)12a中)?；鶞?zhǔn)電壓Vref從內(nèi)部布線45b供給運(yùn)行降壓電路12ba(包含在區(qū)域12b中)?；鶞?zhǔn)電壓Vref經(jīng)內(nèi)部布線45a和45b傳送給運(yùn)行降壓電路11a(包含在運(yùn)行降壓電路區(qū)11中)。通過(guò)使用內(nèi)部布線45a和45b使基準(zhǔn)電壓Vref向最遠(yuǎn)的運(yùn)行降壓電路11a傳送，可以穩(wěn)定地將基準(zhǔn)電壓Vref傳送到遠(yuǎn)方的運(yùn)行降壓電路11a。
從備用降壓電路10b(包含在區(qū)域10中)來(lái)的內(nèi)部電壓VCI利用與基準(zhǔn)電壓傳送用的布線45a、45b相同的、配置成環(huán)狀在第1中央?yún)^(qū)將中央控制電路6a和數(shù)據(jù)輸入輸出電路8a包圍的內(nèi)部電源線40a、40b、40c、41c、41b和41a來(lái)傳送。相對(duì)于列控制電路5a設(shè)置的內(nèi)部電源線42a與內(nèi)部電源線40a和40b連接。相對(duì)于列控制電路5b設(shè)置的內(nèi)部電源線43a與內(nèi)部電源線41a、41b連接。相對(duì)于列控制電路5c設(shè)置的內(nèi)部電源線42b與內(nèi)部電源線40b和40c連接。相對(duì)于列控制電路5d設(shè)置的內(nèi)部電源線43b與內(nèi)部電源線41b和41c連接。將內(nèi)部電源電壓從運(yùn)行降壓電路11a供給內(nèi)部電源線40c和41c之間的內(nèi)部電源線44。數(shù)據(jù)輸入輸出電路8a以內(nèi)部電源線40c、41c和44上的內(nèi)部電源電壓作為其工作電源電壓而工作。
運(yùn)行降壓電路12aa向內(nèi)部電源線42a和42b供給內(nèi)部電源電壓。運(yùn)行降壓電路12ba向內(nèi)部電源線43a和43b供給內(nèi)部電源電壓。通過(guò)對(duì)該中央控制電路6a供給從兩側(cè)的內(nèi)部電源線40b和41b來(lái)的工作電源電壓來(lái)強(qiáng)化該中央控制電路6a的工作電源電壓傳送線，從而穩(wěn)定地向中央控制電路6a供給電源電壓。這時(shí)，特別在中央控制電路的附近配置電源焊點(diǎn)14a和14b，因?yàn)閺脑撾娫春更c(diǎn)14a和14b到中央控制電路6a的電流消耗電路的內(nèi)部電源線的距離短、其間的電阻值小，所以可以充分抑制電壓下降，還可以從電源焊點(diǎn)14a和14b穩(wěn)定地供給電流。
同樣，在各列控制電路5a～5d中，運(yùn)行降壓電路12aa和12ba從配置在其附近的電源焊點(diǎn)14a和4b供給電流、在內(nèi)部電源線42a、42b和43a、43b上生成規(guī)定電壓電平的內(nèi)部電源電壓。因此，在這些列控制電路5a～5d中，同樣地可以使電流消耗電路和與其對(duì)應(yīng)的電源焊點(diǎn)14a和14b之間的距離短、使該內(nèi)部電源線的電阻值小，可以穩(wěn)定地向這些列控制電路5a～5d供給恒定電壓電平的內(nèi)部電源電壓。
數(shù)據(jù)輸入輸出電路8a以內(nèi)部電源線40c、41c和44上的電源電壓作為其工作電源電壓而工作。當(dāng)該內(nèi)部電源線40c、41c和44上的電源電壓因數(shù)據(jù)輸入輸出電路8a的工作而變化時(shí)，運(yùn)行降壓電路11a檢測(cè)該變化并恢復(fù)原來(lái)的電源電壓電平。這時(shí)，同樣，從配置在運(yùn)行降壓電路11a附近的電源焊點(diǎn)15到數(shù)據(jù)輸入輸出電路8a的距離短，可以充分抑制因電源線的布線電阻而引起的電壓下降。
此外，因運(yùn)行降壓電路12aa和12bb以及11a配置在各電路區(qū)域的附近，故在對(duì)應(yīng)的電路工作并消耗電流時(shí)，對(duì)應(yīng)的運(yùn)行降壓電路附近的內(nèi)部電源線的電壓下降，因此，設(shè)在附近的運(yùn)行降壓電路響應(yīng)該電壓下降而工作，使其恢復(fù)原來(lái)的電源電壓電平。所以，在這樣將內(nèi)部電源線相互連接成環(huán)狀時(shí)，也可以抑制一個(gè)電路部分的工作對(duì)其它電路部分的電源電壓的影響。特別是對(duì)列控制電路5a～5d，分別從呈環(huán)狀配置在該備用降壓電路10b和運(yùn)行降壓電路11a之間的第1中央?yún)^(qū)的內(nèi)部電源線40a～40c和41c～44分支出來(lái)后配置內(nèi)部電源線42a、42b和43a、43b，若將該備用降壓電路10b和運(yùn)行降壓電路11a之間的呈環(huán)狀的40a～40c和44布線寬度加粗，則這些內(nèi)部電源線42a、42b、43a和43b的電源噪聲由阻抗已充分降低的環(huán)狀內(nèi)部電源線40a～40c和41a～41c以及44吸收，所以可以防止電源噪聲向其它電路傳送。
此外，因分別與各運(yùn)行降壓電路12aa、12ba和11a對(duì)應(yīng)地配置電源焊點(diǎn)，使各個(gè)運(yùn)行降壓電路的外部電源線的阻抗極小，從而可以充分抑制對(duì)于該電源電壓產(chǎn)生噪聲。再有，在運(yùn)行降壓電路12aa、12ba和11a工作時(shí)，即使各自的工作對(duì)外部電源電壓產(chǎn)生變動(dòng)，也可以抑制該外部電源電壓噪聲向其它運(yùn)行降壓電路傳送。
在中央控制電路6a工作時(shí)，電流經(jīng)內(nèi)部電源線42a、42b和43a、43b供給內(nèi)部電源線40b和41b。這時(shí)，應(yīng)考慮內(nèi)部電源線42a、42b和43a、43b的電源電壓電平的變動(dòng)。但是，這時(shí)，列控制電路5a～5d在中央控制電路6a的控制下工作，因此，因該中央控制電路6a的工作引起的內(nèi)部電源線42a、42b、43a、43b的電源變動(dòng)對(duì)列控制電路5a～5d的不良影響可以忽略。這時(shí)，電源焊點(diǎn)14a和14b鄰近中央控制電路6a配置，運(yùn)行降壓電路12aa和12ba可以快速地向內(nèi)部電源線40b和41b供給電流而不使電壓下降，可以快速地使內(nèi)部電源線40b和41b上的電源電壓恢復(fù)到原來(lái)的電壓電平。
在數(shù)據(jù)輸入輸出電路8a工作時(shí)，運(yùn)行降壓電路11a檢測(cè)該內(nèi)部電源線40c和41c的電壓變化，經(jīng)內(nèi)部電源線40c和41c供給電流并恢復(fù)到原來(lái)的電壓電平。此時(shí)，若數(shù)據(jù)輸入輸出電路8a的配置區(qū)和運(yùn)行降壓電路12aa和2ba之間的配置的距離長(zhǎng)，則利用內(nèi)部電源線的RC延遲對(duì)急劇的變化進(jìn)行濾波處理，利用運(yùn)行降壓電路12aa和12ba對(duì)這些內(nèi)部電源線40a、40b、43a、43b的電壓變動(dòng)進(jìn)行充分補(bǔ)償。該內(nèi)部電源線40c、和41c及44上的因數(shù)據(jù)輸入輸出電路8a的工作而引起的電壓變化通過(guò)設(shè)在其附近的運(yùn)行降壓電路11a的快速響應(yīng)來(lái)供給電流，可以提前充分補(bǔ)償其對(duì)其它電路的不良影響，并恢復(fù)到原來(lái)的電壓電平。
因此，如圖5所示，即使配置這樣的環(huán)狀內(nèi)部電源線并使各內(nèi)部電源線互相連接，也可以在各電路工作時(shí)防止一個(gè)電路工作對(duì)其它電路的內(nèi)部電源電壓電平產(chǎn)生不良影響。這時(shí)，若預(yù)先使該配置成環(huán)狀的內(nèi)部電源線的線寬足夠粗，尤其可解決這樣的問(wèn)題。
基準(zhǔn)電壓Vref經(jīng)內(nèi)部布線45a和45b傳送給運(yùn)行降壓電路12a、12b和11a。這時(shí)，通過(guò)使內(nèi)部電源線和基準(zhǔn)電壓傳送用的內(nèi)部布線處在不同的布線層，可以分別從該基準(zhǔn)電壓發(fā)生電路10a和備用降壓電路10b供給基準(zhǔn)電壓Vref和內(nèi)部電源電壓VCI而不增加布線占有面積。
電源線的配置2圖6是示出本發(fā)明的實(shí)施例1的內(nèi)部電源線的第2配置的圖。在圖6所示的構(gòu)成中，2個(gè)備用降壓電路(VDC)10ba和10bb設(shè)在第1中央?yún)^(qū)2的周邊區(qū)域。從基準(zhǔn)電壓發(fā)生電路(VREF)10a產(chǎn)生的基準(zhǔn)電壓Vref同時(shí)供給這些備用降壓電路10ba和10bb。從備用降壓電路10ba來(lái)的內(nèi)部電源電壓VCI經(jīng)內(nèi)部電源線50a傳送給分別與列控制電路5a和5c對(duì)應(yīng)設(shè)置的內(nèi)部電源線42a和42b。從備用降壓電路10bb來(lái)的內(nèi)部電源電壓VCI經(jīng)內(nèi)部電源線50c傳送給分別與列控制電路5b和5d對(duì)應(yīng)設(shè)置的內(nèi)部電源線43a和43b。
在內(nèi)部電源線42a和42b之間設(shè)有運(yùn)行降壓電路12aa，在該運(yùn)行降壓電路12aa鄰近配置電源焊點(diǎn)14a。在內(nèi)部電源線43a和43b之間設(shè)有運(yùn)行降壓電路12ba，在該運(yùn)行降壓電路12ba鄰近配置電源焊點(diǎn)14b。
中央控制電路6a從內(nèi)部電源線50a和50b供給內(nèi)部電源電壓。備用降壓電路10ba和10bb進(jìn)而分別經(jīng)電源線50b和50d在備用時(shí)傳送內(nèi)部電源電壓。內(nèi)部電源電壓50b和50d在配置在第2中央?yún)^(qū)2的另一側(cè)的運(yùn)行降壓電路11a的附近互相連接。數(shù)據(jù)輸入輸出電路8a經(jīng)該內(nèi)部電源線50b和50d供給內(nèi)部電源電壓。運(yùn)行降壓電路11a在運(yùn)行周期時(shí)向電源線50b和50d供給電流，使數(shù)據(jù)輸入輸出電路8a的電源電壓穩(wěn)定。
從基準(zhǔn)電壓發(fā)生電路10a來(lái)的基準(zhǔn)電壓Vref經(jīng)內(nèi)部布線52a傳送給運(yùn)行降壓電路12aa，還經(jīng)內(nèi)部布線52b傳送給運(yùn)行降壓電路12ba。進(jìn)而，該基準(zhǔn)電壓Vref經(jīng)內(nèi)部布線52a和52b傳送運(yùn)行降壓電路11a。
在該圖6所示的電源線的配置中，相對(duì)于列控制電路5a和5c設(shè)置備用降壓電路10ba，相對(duì)于列控制電路5b和5d設(shè)置備用降壓電路10bb。通過(guò)使該備用降壓電路10ba和10bb的內(nèi)部電源線成為互相獨(dú)立的系統(tǒng)，在列控制電路5a和5c工作時(shí)，可以完全防止其對(duì)相對(duì)于列控制電路5b和5d設(shè)置的內(nèi)部電源線43a和43b的內(nèi)部電源電壓的不良影響。此外，經(jīng)與這些內(nèi)部電源線50a和50c不同的另外的內(nèi)部電源線50b和50d向運(yùn)行降壓電路11a傳送內(nèi)部電源電壓，在數(shù)據(jù)輸入輸出電路8a工作時(shí)，可以可靠地防止其內(nèi)部電源電壓變動(dòng)對(duì)列控制電路5a～5d的內(nèi)部電源線42a、42b、43a和43b的不良影響。運(yùn)行降壓電路11a處于離基準(zhǔn)電壓發(fā)生電路10a、備用降壓電路10ba和10bb最遠(yuǎn)的距離上。此時(shí)，通過(guò)使用2個(gè)內(nèi)部布線來(lái)傳送電壓，等效于將這些布線寬度變寬，可以穩(wěn)定地將內(nèi)部電源電壓和基準(zhǔn)電壓供給該運(yùn)行降壓電路11a。
在該圖6所示的電源配置中，通過(guò)使列控制電路5a和5c與列控制電路5b和5d以及數(shù)據(jù)輸入輸出電路8a分別形成獨(dú)立的電源布線系統(tǒng)，可以可靠地使這些電路不受電源噪聲的影響并可靠而穩(wěn)定地工作。
此外，通過(guò)分別設(shè)置該備用降壓電路10ba和10bb，可以使列控制電路5a和5c以及列控制電路5b和5d互相獨(dú)立地工作，即使在塊分割工作或組合(bank)工作時(shí)也能穩(wěn)定地供給內(nèi)部電源電壓。
如上所述，若按照本發(fā)明的實(shí)施例1，將基準(zhǔn)電壓發(fā)生電路和備用降壓電路配置在面積較充裕的周邊部，只將運(yùn)行降壓電路配置在電流消耗較多的電路部附近，就可以實(shí)現(xiàn)這樣一種內(nèi)部電源電路的布局，它能穩(wěn)定地供給電源電壓而不增加運(yùn)行降壓電路和備用降壓電路二者占有的面積。此外，通過(guò)將降壓電路分散配置而不是配置在各陣列共同的中央部分，可以抑制中央部分(中央控制電路區(qū))的面積增加，相應(yīng)地可抑制芯片尺寸的增加。另外，由于將備用降壓電路和運(yùn)行降壓電路兩者所用的基準(zhǔn)電壓由1個(gè)基準(zhǔn)電壓發(fā)生電路來(lái)產(chǎn)生，所以，可以降低該基準(zhǔn)電壓發(fā)生電路的整體占有面積。
此外，通過(guò)在運(yùn)行降壓電路的附近配置電源焊點(diǎn)，從電源焊點(diǎn)到配置在運(yùn)行降壓電路附近的電流消耗多的電路的距離變短、對(duì)應(yīng)地內(nèi)部電源線的布線電阻也變小，即使當(dāng)快速工作時(shí)工作頻率變高、電流消耗增加時(shí)，也可以可靠地抑制起因于布線電阻的電壓下降。
還有，對(duì)各降壓電路的電源阻抗變低，可以根據(jù)內(nèi)部電源電壓的變動(dòng)快速地將電流從外部電源焊點(diǎn)供給對(duì)應(yīng)的內(nèi)部電源線。可以防止1個(gè)降壓電路工作時(shí)的外部電源電壓的變動(dòng)對(duì)其它的降壓電路的外部電源電壓的不良影響。
實(shí)施例2

圖7是概略地示出本發(fā)明的實(shí)施例2所用的內(nèi)部降壓電路的構(gòu)成的圖。在圖7中，內(nèi)部降壓電路包含驅(qū)動(dòng)電路100，該電路100將基準(zhǔn)電壓發(fā)生電路90來(lái)的基準(zhǔn)電壓Vref和與內(nèi)部電源線95上的內(nèi)部電源電壓VCI對(duì)應(yīng)的電壓進(jìn)行比較，根據(jù)比較的結(jié)果從外部電源節(jié)點(diǎn)113向內(nèi)部電源線供給電流。
該驅(qū)動(dòng)電路100包含對(duì)內(nèi)部電源線95上的內(nèi)部電壓VCI進(jìn)行電平移位的電平移位電路102和將該電平移位電路102的輸出電壓與基準(zhǔn)電壓Vref進(jìn)行比較并根據(jù)該比較結(jié)果從外部電源節(jié)點(diǎn)113向內(nèi)部電源線95供給電流的內(nèi)部電壓調(diào)整電路104。
該電平移位電路102包含串接在輸出節(jié)點(diǎn)Nx和內(nèi)部電源線95之間且其柵極接受固定電壓VF的p溝道MOS場(chǎng)效應(yīng)管T1、T2、T3和T4；與這些MOS場(chǎng)效應(yīng)管T1～T4并聯(lián)設(shè)置且對(duì)各柵極分別加上調(diào)整電路106來(lái)的控制信號(hào)SWA、SWB、SWC、SWD的p溝道MOS場(chǎng)效應(yīng)管P1、P2、P3、P4；連接在輸出節(jié)點(diǎn)Nx和接地節(jié)點(diǎn)之間的恒流源102a。
固定電壓VF設(shè)定在中間電壓電平或接地電壓電平上，p溝道MOS場(chǎng)效應(yīng)管T1～T4分別作為電阻元件起作用。根據(jù)調(diào)整電路106來(lái)的控制信號(hào)SWA～SWD有選擇地使p溝道MOS場(chǎng)效應(yīng)管P1～P4處于導(dǎo)通狀態(tài)，有選擇地將對(duì)應(yīng)的(并聯(lián)設(shè)置的)p溝道MOS場(chǎng)效應(yīng)管T1～T4短路。
該電平移位電路102使內(nèi)部電源電壓VCI降低至由恒流源102a以及MOS場(chǎng)效應(yīng)管T1～T4和P1～P4的合成電阻所決定的電壓電平。該電平已降低的電壓供給內(nèi)部電壓調(diào)整電路104。
該內(nèi)部電壓調(diào)整電路104包含將基準(zhǔn)電壓Vref和電平移位電路102的輸出電壓進(jìn)行比較的比較器104a和電流驅(qū)動(dòng)晶體管104b，該電流驅(qū)動(dòng)晶體管104b由連接在外部電源節(jié)點(diǎn)113和內(nèi)部電源線95之間的、其柵極上接受比較器104a的輸出信號(hào)的p溝道MOS場(chǎng)效應(yīng)管構(gòu)成。通過(guò)將內(nèi)部電源電壓VCI進(jìn)行電平移位(降低電平)并供給比較器104a，可以使比較器104a在其最靈敏的區(qū)域工作。
若設(shè)MOS場(chǎng)效應(yīng)管T1～T4和P1～P4的合成電阻為R，設(shè)流過(guò)恒流源102a的電流為I，則出現(xiàn)在該電平移位電路102的輸出節(jié)點(diǎn)Nx的電壓電平V(Nx)可由下式表示。
V(Nx)＝VCI-I·R將從該電平移位電路102的輸出節(jié)點(diǎn)Nx輸出的電壓V(Nx)與基準(zhǔn)電壓Vref進(jìn)行比較并進(jìn)行內(nèi)部電源線90上的內(nèi)部電源電壓VCI的電平調(diào)整，使該電壓V(Nx)與基準(zhǔn)電壓Vref為同一電壓電平。即，內(nèi)部電源電壓VCI與基準(zhǔn)電壓Vref的關(guān)系由下式表示。
VCI＝Vref+I·R通過(guò)有選擇地使MOS場(chǎng)效應(yīng)管P1～P4處于非導(dǎo)通狀態(tài)，可以使該合成電阻R的值增大。因此，通過(guò)調(diào)整該電阻值R可以調(diào)整起因于各半導(dǎo)體裝置制造參數(shù)的離散而產(chǎn)生的內(nèi)部電源電壓VCI相對(duì)于設(shè)計(jì)值的偏離。例如，若設(shè)MOS場(chǎng)效應(yīng)管P1處于非導(dǎo)通狀態(tài)，剩下的MOS場(chǎng)效應(yīng)管P2～P4全部處于導(dǎo)通狀態(tài)，則合成電阻值R由MOS場(chǎng)效應(yīng)管T1的電阻值給出。若MOS場(chǎng)效應(yīng)管P1～P4全部為非導(dǎo)通狀態(tài)，則該合成電阻值R成為將MOS場(chǎng)效應(yīng)管T1～T4的電阻值相加的值。根據(jù)調(diào)整電路106來(lái)的控制信號(hào)SWA～SWD有選擇地使該MOS場(chǎng)效應(yīng)管P1～P4處于導(dǎo)通/非導(dǎo)通狀態(tài)。
圖8(A)示出該調(diào)整電路106的構(gòu)成的一例的圖。在圖8(A)中，調(diào)整電路106包含與外部電源節(jié)點(diǎn)(電源線)113分別連接的可熔斷連接(link)元件FA～FD和連接在這些各個(gè)連接(link)元件FA～FD與接地節(jié)點(diǎn)之間的高電阻的電阻元件ZA～ZD?？刂菩盘?hào)SWA從連接(link)元件FA和高電阻的電阻元件ZA的連接節(jié)點(diǎn)輸出。控制信號(hào)SWB從連接(link)元件FB和高電阻的電阻元件ZB的連接節(jié)點(diǎn)輸出?？刂菩盘?hào)SWC從連接(link)元件FC和高電阻的電阻元件ZC的連接節(jié)點(diǎn)輸出?？刂菩盘?hào)SWD經(jīng)接受來(lái)自連接(link)元件FD和高電阻的電阻元件ZD的連接節(jié)點(diǎn)的電壓信號(hào)的反相器106a輸出。
在連接(link)元件FA～FD全部處于導(dǎo)通狀態(tài)時(shí)，控制信號(hào)SWD為L(zhǎng)電平，控制信號(hào)SWA～SWC全部為H電平。在該狀態(tài)下，只有圖7所示的MOS場(chǎng)效應(yīng)管P4導(dǎo)通，其余的MOS場(chǎng)效應(yīng)管P1～P3處于非導(dǎo)通狀態(tài)。若連接(link)元件FD熔斷，控制信號(hào)SWD成為H電平，MOS場(chǎng)效應(yīng)管成為非導(dǎo)通狀態(tài)。相反，通過(guò)將各連接(link)元件FA～FC熔斷，各控制信號(hào)SWA～SWC成為L(zhǎng)電平，與電平移位電路102對(duì)應(yīng)的MOS場(chǎng)效應(yīng)管P1～P3成為導(dǎo)通狀態(tài)。
在初始狀態(tài)下，所有的連接(link)元件FA～FD都導(dǎo)通。在該狀態(tài)下，當(dāng)內(nèi)部電源電壓VCI比規(guī)定的電壓電平高時(shí)，例如用激光那樣的射線去照射連接(link)元件FA～FC進(jìn)行有選擇地熔斷，有選擇地使控制信號(hào)SWA～SWC為L(zhǎng)電平，有選擇地使MOS場(chǎng)效應(yīng)管處于導(dǎo)通狀態(tài)。由此，電平移位電路102中的合成電阻變小，內(nèi)部電源電壓VCI的電平下降。相反，當(dāng)內(nèi)部電源電壓VCI的電壓電平低時(shí)，熔斷連接(link)元件FD，使控制信號(hào)SWD為H電平。由此，MOS場(chǎng)效應(yīng)管的電阻值相加，內(nèi)部電源電壓VCI上升。
該調(diào)整電路106如圖8(A)所示，包含例如因激光等射線的照射而熔斷的連接(link)元件FA～FD。該連接(link)元件的占有面積較寬以便可靠地進(jìn)行熔斷(程控)。
圖8(B)是示出圖7所示的基準(zhǔn)電壓發(fā)生電路90的構(gòu)成的一例的圖。該圖8(B)所示的基準(zhǔn)電壓發(fā)生電路具有和實(shí)施例1所示的基準(zhǔn)電壓發(fā)生電路同樣的結(jié)構(gòu)。在圖8(B)中，基準(zhǔn)電壓發(fā)生電路90包括連接在外部電源節(jié)點(diǎn)113和內(nèi)部節(jié)點(diǎn)Ny之間且其柵極與節(jié)點(diǎn)Nz連接的p溝道MOS場(chǎng)效應(yīng)管Q1；連接在外部電源節(jié)點(diǎn)113和內(nèi)部節(jié)點(diǎn)Nz之間且其柵極與節(jié)點(diǎn)Nz連接的p溝道MOS場(chǎng)效應(yīng)管Q2；連接在內(nèi)部節(jié)點(diǎn)Ny和接地節(jié)點(diǎn)之間且其柵極與節(jié)點(diǎn)Ny連接的n溝道MOS場(chǎng)效應(yīng)管Q3；連接在內(nèi)部節(jié)點(diǎn)Nz和節(jié)點(diǎn)Nw之間且其柵極與節(jié)點(diǎn)Ny連接的n溝道MOS場(chǎng)效應(yīng)管Q4；連接在節(jié)點(diǎn)Nw和接地節(jié)點(diǎn)之間的電阻元件RA。該MOS場(chǎng)效應(yīng)管Q1～Q4和電阻元件RA起恒定電流發(fā)生電路的作用。
該基準(zhǔn)電壓發(fā)生電路90進(jìn)而包含連接在外部電源節(jié)點(diǎn)113和輸出節(jié)點(diǎn)Nu之間的電阻元件RB和連接在節(jié)點(diǎn)Nu和接地節(jié)點(diǎn)之間且其柵極與節(jié)點(diǎn)Nz連接的n溝道MOS場(chǎng)效應(yīng)管Q5。該電阻元件RB和MOS場(chǎng)效應(yīng)管Q5起恒定電壓發(fā)生電路的作用。下面，簡(jiǎn)單說(shuō)明該圖8(B)所示的電路的工作。
當(dāng)接通電源、該電源節(jié)點(diǎn)113的電壓電平上升時(shí)，MOS場(chǎng)效應(yīng)管Q1和Q2導(dǎo)通，向節(jié)點(diǎn)Ny和Nz供給電流。當(dāng)節(jié)點(diǎn)Ny的電壓電平上升時(shí)，MOS場(chǎng)效應(yīng)管Q3導(dǎo)通。當(dāng)該節(jié)點(diǎn)Ny的電壓電平比節(jié)點(diǎn)Nw的電壓電平高出MOS場(chǎng)效應(yīng)管Q4的閾值電壓時(shí)，MOS場(chǎng)效應(yīng)管Q4導(dǎo)通。MOS場(chǎng)效應(yīng)管Q2和Q1構(gòu)成電流鏡象(mirror)電路，與流經(jīng)該MOS場(chǎng)效應(yīng)管Q2的電流大小相等的電流流過(guò)MOS場(chǎng)效應(yīng)管Q1(假定MOS場(chǎng)效應(yīng)管Q1和Q2的尺寸相同)。
另一方面，MOS場(chǎng)效應(yīng)管Q3的柵極和漏極與MOS場(chǎng)效應(yīng)管Q4的柵極連接，流過(guò)MOS場(chǎng)效應(yīng)管Q3的電流的鏡象電流流過(guò)MOS場(chǎng)效應(yīng)管Q4。MOS場(chǎng)效應(yīng)管Q3的源極與接地節(jié)點(diǎn)連接，而MOS場(chǎng)效應(yīng)管Q4的源極與節(jié)點(diǎn)Nw連接。因此，當(dāng)該MOS場(chǎng)效應(yīng)管Q3和Q4流過(guò)同樣大小的電流時(shí)，節(jié)點(diǎn)Nz的電壓電平只比節(jié)點(diǎn)Ny的電壓電平高出一個(gè)節(jié)點(diǎn)Nw的電壓電平(MOS場(chǎng)效應(yīng)管Q3在飽和區(qū)工作，MOS場(chǎng)效應(yīng)管Q4在非飽和區(qū)工作)。
當(dāng)流過(guò)MOS場(chǎng)效應(yīng)管Q2和Q4的電流增加時(shí)，節(jié)點(diǎn)Nw的電壓電平因電阻元件RA而上升。另一方面，MOS場(chǎng)效應(yīng)管Q2的電流也增加，但MOS場(chǎng)效應(yīng)管Q3在飽和區(qū)工作，節(jié)點(diǎn)Ny的電壓電平的上升比節(jié)點(diǎn)Nw因流過(guò)電阻元件的電流增加所引起的電壓下降要小，因此，流過(guò)MOS場(chǎng)效應(yīng)管Q4的電流下降。相應(yīng)地，流過(guò)MOS場(chǎng)效應(yīng)管Q2、Q1和Q3的電流下降。相反，當(dāng)流過(guò)MOS場(chǎng)效應(yīng)管Q2和Q4的電流下降時(shí)，流過(guò)MOS場(chǎng)效應(yīng)管Q1和Q3的電流下降，節(jié)點(diǎn)Ny的電壓電平下降。該節(jié)點(diǎn)Ny的電壓下降比節(jié)點(diǎn)Nw的電壓下降小，MOS場(chǎng)效應(yīng)管Q4的電導(dǎo)變大而流過(guò)較大的電流。
另一方面，相反在流過(guò)MOS場(chǎng)效應(yīng)管Q1和Q3的電流增加時(shí)，節(jié)點(diǎn)Ny的電壓電平上升。由此，MOS場(chǎng)效應(yīng)管Q4也流過(guò)大的電流，但流過(guò)電阻元件的電流增加，節(jié)點(diǎn)Nw的電壓電平上升，抑制了流過(guò)該MOS場(chǎng)效應(yīng)管Q4的電流的增加。流過(guò)MOS場(chǎng)效應(yīng)管Q4的電流經(jīng)MOS場(chǎng)效應(yīng)管Q2來(lái)提供。因此，在流過(guò)該MOS場(chǎng)效應(yīng)管Q1的電流增加時(shí)，因MOS場(chǎng)效應(yīng)管Q2的作用而停止其電流的增加。相反，在流過(guò)MOS場(chǎng)效應(yīng)管Q1和Q3的電流減小時(shí)，節(jié)點(diǎn)Ny的電壓電平下降。相應(yīng)地，流過(guò)MOS場(chǎng)效應(yīng)管Q4的電流下降，節(jié)點(diǎn)Nw的電壓電平下降。因該節(jié)點(diǎn)Nw的電壓的下降而使MOS場(chǎng)效應(yīng)管Q4的電導(dǎo)變大，流過(guò)MOS場(chǎng)效應(yīng)管Q2的電流變大。因此，通過(guò)該MOS場(chǎng)效應(yīng)管Q1和Q2的電流鏡象級(jí)和MOS場(chǎng)效應(yīng)管Q3和Q4的電流鏡象級(jí)，可以穩(wěn)定地使這些MOS場(chǎng)效應(yīng)管Q1～Q4流過(guò)一定大小的電流。在該恒定電流發(fā)生級(jí)的穩(wěn)定狀態(tài)下，節(jié)點(diǎn)Nz的電壓和節(jié)點(diǎn)Ny的電壓的差等于電阻元件RA上的電壓。因此，節(jié)點(diǎn)Nz的電壓電平恒定。
柵極電壓為節(jié)點(diǎn)Nz的電壓的MOS場(chǎng)效應(yīng)管Q5起恒流源的作用，從電阻元件吸取一定的電流。因此，基準(zhǔn)電壓Vref成為和外部電源電壓VCE與電阻元件RB上的電壓的差相等的電壓電平。
再有，該電阻值調(diào)整用的晶體管元件的個(gè)數(shù)不一定限于4，也可以是其他的數(shù)目。
此外，在圖8(B)所示的基準(zhǔn)電壓發(fā)生電路90中，輸出級(jí)的MOS場(chǎng)效應(yīng)管Q5也可以由p溝道MOS場(chǎng)效應(yīng)管來(lái)構(gòu)成。此外，也可以使用p溝道MOS場(chǎng)效應(yīng)管Q5與電源節(jié)點(diǎn)113連接、在該MOS場(chǎng)效應(yīng)管和接地節(jié)點(diǎn)之間連接電阻元件的結(jié)構(gòu)。這時(shí)，基準(zhǔn)電壓Vref成為不依賴外部電源電壓的恒定的電壓電平。
圖9是概略地示出本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的整體布局的圖。在圖9中，與實(shí)施例1一樣，在半導(dǎo)體芯片上的由第1中央?yún)^(qū)2和第2中央?yún)^(qū)3進(jìn)行了4分割的各區(qū)域內(nèi)配置存儲(chǔ)單元4a、4b、4c和4d。此外，與這些存儲(chǔ)單元4a、4b、4c和4d分別對(duì)應(yīng)配置列控制電路5a、5b、5c和5d。進(jìn)而，在第1中央?yún)^(qū)2的中央部分配置中央控制電路6，與該中央控制電路6相鄰地配置輸入緩沖電路區(qū)7和數(shù)據(jù)輸入輸出電路區(qū)8。這些構(gòu)成和實(shí)施例1一樣。
在本發(fā)明的實(shí)施例2中，在第1中央?yún)^(qū)2的周邊部，鄰接于輸入緩沖電路區(qū)7設(shè)置基準(zhǔn)電壓(VREF)和調(diào)整電路區(qū)110。在該區(qū)域110內(nèi)，配置圖8(A)和(B)所示的調(diào)整電路106和基準(zhǔn)電壓發(fā)生電路90。
在列控制電路5a和5c之間的區(qū)域內(nèi)，設(shè)有配置圖7所示的驅(qū)動(dòng)電路的驅(qū)動(dòng)電路區(qū)112a。在列控制電路5b和5d之間的區(qū)域內(nèi)，設(shè)有驅(qū)動(dòng)電路區(qū)112b。此外，在第1中央?yún)^(qū)2中，在與該VREF·調(diào)整電路區(qū)110和中央控制電路區(qū)6相對(duì)的區(qū)域內(nèi)配置驅(qū)動(dòng)電路區(qū)112。
在驅(qū)動(dòng)電路區(qū)112a和中央控制電路區(qū)6之間，配置接受外部電源電壓的電源焊點(diǎn)114a，在驅(qū)動(dòng)電路區(qū)112b和中央控制電路區(qū)6之間，配置接受外部電源電壓的電源焊點(diǎn)114b。VREF·調(diào)整電路區(qū)110和芯片端部之間，接近于區(qū)域110配置接受外部電源電壓的電源焊點(diǎn)115。這些電源焊點(diǎn)的配置與實(shí)施例1的情況相同，起到同樣的作用效果。
在該圖9所示的配置中，包含在驅(qū)動(dòng)電路區(qū)域112a中的驅(qū)動(dòng)電路向列控制電路5a和5c供給內(nèi)部電源電壓。包含在驅(qū)動(dòng)電路區(qū)域112b中的驅(qū)動(dòng)電路向列控制電路5b和5d供給內(nèi)部電源電壓。包含在驅(qū)動(dòng)電路區(qū)域111中的驅(qū)動(dòng)電路向數(shù)據(jù)輸入輸出電路區(qū)8中的數(shù)據(jù)輸入輸出電路供給內(nèi)部電源電壓。
VREF·調(diào)整電路區(qū)110中的基準(zhǔn)電壓發(fā)生電路(VREF)90向分別包含在驅(qū)動(dòng)電路區(qū)112a、112b和111中的驅(qū)動(dòng)電路供給共同的基準(zhǔn)電壓。此外，包含在該VREF調(diào)整電路區(qū)中的調(diào)整電路向包含在這些驅(qū)動(dòng)電路區(qū)112a、112b和111中的驅(qū)動(dòng)電路傳送共同的控制信號(hào)?？刂菩盘?hào)是2進(jìn)制(binary)信號(hào)，且其電平也是固定的，所以，即使是長(zhǎng)距離傳送也不會(huì)受到任何噪聲的影響而正確地設(shè)定各電平移位電路的移位量。
將多個(gè)驅(qū)動(dòng)電路的共同的部分配置在1個(gè)周邊部。由此，可以降低各分散配置的內(nèi)部降壓電路的占有面積。特別是通過(guò)將需要較寬面積的基準(zhǔn)電壓發(fā)生電路和調(diào)整電路配置在面積較充裕的周邊部區(qū)域110，可以高效率地進(jìn)行配置而不對(duì)該半導(dǎo)體裝置的其它電路的布局產(chǎn)生不良影響。還有，與實(shí)施例1一樣，通過(guò)與配置在中央部的結(jié)構(gòu)不同而分散進(jìn)行配置，使中央部的面積不增大、芯片尺寸不增加。
此外，驅(qū)動(dòng)電路只包含內(nèi)部調(diào)整電路和電平移位電路，所以，其占有面積小，留有余地，可以在第2中央?yún)^(qū)3內(nèi)進(jìn)行配置。還有，通過(guò)與驅(qū)動(dòng)電路鄰接地配置電源焊點(diǎn)114a、114b和115，與實(shí)施例1一樣，可以將內(nèi)部電源電壓穩(wěn)定地供給對(duì)應(yīng)的電路。
圖10是概略地示出本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的布線布局的圖。在圖10中，內(nèi)部電源線132aa相對(duì)于列控制電路5a來(lái)配置，內(nèi)部電源線132ab相對(duì)于列控制電路5c來(lái)配置。這些內(nèi)部電源線132aa和132ab通過(guò)內(nèi)部電源線136a相互連接。向這些內(nèi)部電源線132aa、136a和132ab供給來(lái)自驅(qū)動(dòng)電路區(qū)112a中的驅(qū)動(dòng)電路112ab的內(nèi)部電源電壓。
內(nèi)部電源線132ba相對(duì)于列控制電路5b來(lái)配置，內(nèi)部電源線132bb相對(duì)于列控制電路5d配置。這些內(nèi)部電源線132ba和132bb通過(guò)內(nèi)部電源線136b相互連接。通過(guò)驅(qū)動(dòng)電路區(qū)112b中的驅(qū)動(dòng)電路112ba向這些內(nèi)部電源線132ba、132bb和136b供給內(nèi)部電源電壓。
中央控制電路區(qū)6中的中央控制電路6a利用該內(nèi)部電源線136a和136b上的電源電壓。
數(shù)據(jù)輸入輸出電路區(qū)8中的數(shù)據(jù)輸入輸出電路8a將內(nèi)部電源線134上的電源電壓作為一個(gè)工作電源電壓。從驅(qū)動(dòng)電路區(qū)111中的驅(qū)動(dòng)電路111a向該內(nèi)部電源線134供給內(nèi)部電源電壓。
來(lái)自包含于第1中央?yún)^(qū)2的周邊部區(qū)域110中的基準(zhǔn)電壓發(fā)生電路(VREF)110a的基準(zhǔn)電壓Vref經(jīng)內(nèi)部布線150a和150b傳送。該內(nèi)部布線150a上的基準(zhǔn)電壓Vref供給驅(qū)動(dòng)電路112ab。內(nèi)部布線150b上的基準(zhǔn)電壓Vref供給驅(qū)動(dòng)電路112ba。來(lái)自內(nèi)部布線150a和150b的基準(zhǔn)電壓Vref供給驅(qū)動(dòng)電路111a。
此外，來(lái)自區(qū)域110中的調(diào)整電路110b的控制信號(hào)SWA～SWD經(jīng)內(nèi)部布線152a供給驅(qū)動(dòng)電路112ab，還經(jīng)內(nèi)部布線152b供給驅(qū)動(dòng)電路112ba?？刂菩盘?hào)SWA～SWD經(jīng)內(nèi)部布線152a和152b向驅(qū)動(dòng)電路111a傳送。分別對(duì)各電路區(qū)設(shè)置內(nèi)部電源線，可以可靠地防止噪聲在這些內(nèi)部電源線之間傳送。特別是，鄰近各驅(qū)動(dòng)電路配置電源焊點(diǎn)14a、14b和15，可以從與這些驅(qū)動(dòng)電路接近的電源焊點(diǎn)向?qū)?yīng)的內(nèi)部電源線供給穩(wěn)定的電流。
此外，基準(zhǔn)電壓Vref經(jīng)配置成環(huán)狀的內(nèi)部布線傳送，但該基準(zhǔn)電壓Vref是恒定的電壓故不必具快速響應(yīng)的特性，所以，即使從該第1中央?yún)^(qū)2的周邊部經(jīng)過(guò)比較長(zhǎng)的距離向驅(qū)動(dòng)電路112ab和112ba傳送，也不會(huì)產(chǎn)生任何問(wèn)題(比較器的輸入級(jí)是MOS場(chǎng)效應(yīng)管的柵極，不消耗電流)?；鶞?zhǔn)電壓經(jīng)該內(nèi)部布線150a和150b供給驅(qū)動(dòng)電路111a?；鶞?zhǔn)電壓經(jīng)2個(gè)傳送路徑供給到遠(yuǎn)方的電路，可以穩(wěn)定地向該驅(qū)動(dòng)電路120a供給基準(zhǔn)電壓。此外，即使對(duì)于控制信號(hào)SWA～SWB也可以得到和基準(zhǔn)電壓一樣的優(yōu)點(diǎn)。
如上所述，若按照本發(fā)明的實(shí)施例2，因?yàn)閷⑿枰^大面積的基準(zhǔn)電壓發(fā)生電路和調(diào)整電路配置在面積較充裕的周邊部并將實(shí)際上產(chǎn)生內(nèi)部電源電壓的驅(qū)動(dòng)電路配置在消耗電流的電路附近，所以，可以配置內(nèi)部電源電路而不伴隨因內(nèi)部電源電路配置而引起的面積的增加。
此外，通過(guò)接近于這些驅(qū)動(dòng)電路來(lái)配置電源焊點(diǎn)，各驅(qū)動(dòng)電路可以分別從對(duì)應(yīng)的電源焊點(diǎn)向?qū)?yīng)的內(nèi)部電源線供給電流，可以以很快的響應(yīng)速度補(bǔ)償內(nèi)部電源電壓的降低。而且，從電源焊點(diǎn)到消耗電流的電路的距離變短，故可以抑制因內(nèi)部電源線的布線電阻引起的電壓下降。
再有，也可以將該實(shí)施例1和實(shí)施例2組合在一起。即，響應(yīng)于激活指令信號(hào)使驅(qū)動(dòng)電路有選擇地處于激活狀態(tài)，同時(shí)按照該激活指令信號(hào)切斷電平移位電路102中的電流通路。在利用這樣的只在運(yùn)行周期激活的驅(qū)動(dòng)電路時(shí)，在圖9的驅(qū)動(dòng)電路區(qū)配置運(yùn)行驅(qū)動(dòng)電路。此外，在區(qū)域110中配置基準(zhǔn)電壓發(fā)生電路、調(diào)整電路和備用時(shí)激活的備用驅(qū)動(dòng)電路。
在上述實(shí)施例1和實(shí)施例2中，說(shuō)明了將外部電源電壓降壓后生成內(nèi)部電源電壓的內(nèi)部降壓電路。但是，在將該外部電源電壓變換成另外的電壓而內(nèi)部電路中使用該電壓的構(gòu)成中，只要電壓變換電路構(gòu)成與內(nèi)部降壓電路一樣，也可以適用于本發(fā)明。
此外，作為半導(dǎo)體裝置不限于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，也可以是使用內(nèi)部降壓電路的電路。還有，作為半導(dǎo)體裝置，只要是具有與內(nèi)部降壓電路一樣的構(gòu)成的電壓變換電路的裝置，都可以適用于本發(fā)明。
如上所述，若按照本發(fā)明，把基準(zhǔn)電壓發(fā)生電路和備用降壓電路或基準(zhǔn)電壓發(fā)生電路和調(diào)整電路配置在面積比較充裕的周邊部，在消耗電流的電路的附近分別配置實(shí)際供給電流并生成內(nèi)部電壓的運(yùn)行降壓電路或驅(qū)動(dòng)電路，因此，可以有效地配置內(nèi)部電源電壓發(fā)生電路而不增加芯片面積，并不對(duì)其它電路的布線布局產(chǎn)生不良影響。
權(quán)利要求
1.一種在芯片上形成的半導(dǎo)體裝置，其特征在于，具有配置在上述芯片上的上述的半導(dǎo)體裝置配置區(qū)域的周邊部的第1區(qū)的、產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路和配置在與上述第1區(qū)不同的第2區(qū)的、各自在對(duì)應(yīng)的內(nèi)部電源線上生成內(nèi)部電源電壓的多個(gè)驅(qū)動(dòng)電路，上述驅(qū)動(dòng)電路各自包含將對(duì)應(yīng)的內(nèi)部電源線上的電壓進(jìn)行電平移位的、且其電平移位量可調(diào)的可變電平移位電路和將上述電平移位電路的輸出電壓與來(lái)自上述基準(zhǔn)電壓發(fā)生電路的基準(zhǔn)電壓進(jìn)行比較、根據(jù)該比較結(jié)果從外部電源電壓節(jié)點(diǎn)向?qū)?yīng)的內(nèi)部電源線供給電流的內(nèi)部電壓調(diào)整電路。還具有配置在上述第1區(qū)的、且與上述多個(gè)驅(qū)動(dòng)電路的各自的電路共同連接、并設(shè)定上述多個(gè)驅(qū)動(dòng)電路的各自的可變電平移位電路的電平移位量的調(diào)整電路。
2.權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，與上述外部電源電壓節(jié)點(diǎn)連接的外部電源焊點(diǎn)對(duì)應(yīng)于上述各驅(qū)動(dòng)電路，配置在對(duì)應(yīng)的驅(qū)動(dòng)電路的附近。
3.權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述多個(gè)驅(qū)動(dòng)電路包含配置在上述第1中央?yún)^(qū)的、與和上述第2中央?yún)^(qū)關(guān)聯(lián)的上述第1區(qū)相對(duì)的區(qū)域中的驅(qū)動(dòng)電路。
全文摘要
提供具有高效率地配置的內(nèi)部電源電路的半導(dǎo)體裝置。在半導(dǎo)體芯片(1)的半導(dǎo)體裝置形成區(qū)域(10)中配置基準(zhǔn)電壓發(fā)生電路和備用降壓電路，配置包含鄰接于實(shí)際消耗電流的電路區(qū)、在運(yùn)行周期時(shí)工作的運(yùn)行降壓電路的區(qū)域(12a、12b、11)。與將備用降壓電路和運(yùn)行降壓電路都配置在各電流消耗電路附近的結(jié)構(gòu)相比，可以抑制面積的增加，可以高效率地配置內(nèi)部電源電路。
文檔編號(hào)G11C5/14GK1492507SQ02107979
公開(kāi)日2004年4月28日 申請(qǐng)日期1997年9月4日 優(yōu)先權(quán)日1996年12月26日
發(fā)明者安田憲一, 瀨戶川潤(rùn), 大石司, 潤(rùn) 申請(qǐng)人:三菱電機(jī)株式會(huì)社