專利名稱：高速編程器系統(tǒng)的制作方法
本申請(qǐng)要求1999年11月10提出的美國(guó)臨時(shí)專利申請(qǐng)60/164782的權(quán)益。
本申請(qǐng)包含與一個(gè)共同進(jìn)行中的美國(guó)專利申請(qǐng)有關(guān)的內(nèi)容。這里所述專利申請(qǐng)是Lev M.Bolotin提出的，題目為“帶有饋送器/編程/緩沖器系統(tǒng)的制造系統(tǒng)”。該有關(guān)申請(qǐng)已轉(zhuǎn)讓給數(shù)據(jù)輸入/輸出公司(Data I/O Corporation)并按摘要號(hào)1015-001和美國(guó)申請(qǐng)順序號(hào)09/418732識(shí)別。
本申請(qǐng)包含與一個(gè)共同進(jìn)行中的美國(guó)專利申請(qǐng)有關(guān)的內(nèi)容。這里所述專利申請(qǐng)是Bradley Morris Johnson，Lev M.Bolotin，SimonB.Jahnson，Carl W.Olson，Bryan D.Powell和Janine whan-Tong提出的，題目為“饋送器/編程/緩沖器操作系統(tǒng)”。該有關(guān)申請(qǐng)已轉(zhuǎn)讓給數(shù)據(jù)輸入/輸出公司并按摘要號(hào)1015-002和美國(guó)申請(qǐng)順序號(hào)09/419172識(shí)別。
本申請(qǐng)也包含與一個(gè)共同進(jìn)行中的美國(guó)專利申請(qǐng)有關(guān)的內(nèi)容。這里所述的專利申請(qǐng)是Simon B.Johnson，George Leland Anderson，Lev M.Bolotin、Bradley Morris Johnson、Mark Sean Knonles、Carl W.Olson和Vincent Warhol提出的，題目為“饋送器/編程/緩沖器控制系統(tǒng)和控制方法”。該有關(guān)申請(qǐng)已轉(zhuǎn)讓給數(shù)據(jù)輸入/輸出公司并按摘要號(hào)1015-004和美國(guó)申請(qǐng)順序號(hào)09/418901識(shí)別。
本發(fā)明一般說(shuō)涉及電子產(chǎn)品的制造系統(tǒng)，更具體說(shuō)涉及裝有可編程集成電路的電子電路板的連續(xù)生產(chǎn)。
在過(guò)去，某些電子電路板組裝操作是離開(kāi)主生產(chǎn)組裝線進(jìn)行的。雖然各種饋送器機(jī)器和機(jī)器人操縱系統(tǒng)會(huì)用集成電路填充電子電路板，然而與處理集成電路有關(guān)的操作，如編程、試驗(yàn)、校準(zhǔn)和測(cè)量卻不是歸并到主生產(chǎn)組裝線中而是在單獨(dú)的設(shè)備上分開(kāi)的區(qū)域上進(jìn)行的。
例如在諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM)和閃速EEPROM的可編程器件的編程中，使用單獨(dú)的編程設(shè)備，它們往往是位于離開(kāi)電路板組裝線的分開(kāi)區(qū)域。有若干編程離線進(jìn)行的理由。
第一，編程設(shè)備比較大而笨重。這是因?yàn)樾枰愿咚贉?zhǔn)確地將可編程器件插入和移出編程器的編程插座。由于插入和移出需要比較長(zhǎng)的高速橫移和很精確的定位，需要非常剛硬的機(jī)器人操縱設(shè)備。這種剛性要求意味著各種元件必須是比較大塊的，帶有強(qiáng)結(jié)構(gòu)支撐構(gòu)件以保持高速運(yùn)動(dòng)的傳感器和安置系統(tǒng)的結(jié)構(gòu)的完整性和精確定位。由于編程設(shè)備的尺寸和用于更大組裝設(shè)備的有限空間，它們座落在不同區(qū)域。
第二，單個(gè)的高速生產(chǎn)組裝系統(tǒng)能比在單個(gè)編程機(jī)構(gòu)上編程更快地用完被編程器件。這需要許多編程器，它們一般要長(zhǎng)時(shí)間運(yùn)行以便為生產(chǎn)組裝線預(yù)備被編程的器件。這意味著運(yùn)動(dòng)時(shí)間和輸入要求在2個(gè)系統(tǒng)間是不同的。
第三，沒(méi)人能建立一種能容易地同生產(chǎn)組裝系統(tǒng)的機(jī)械部分和電子部分兩者結(jié)合的單個(gè)系統(tǒng)。這些系統(tǒng)是復(fù)雜的，一般需要大量為裝進(jìn)附屬設(shè)備而做改變的花費(fèi)大的工程時(shí)間。
與在一單獨(dú)區(qū)域?qū)⒖删幊唐骷幊?，然后將已編程的器件取入生產(chǎn)組裝區(qū)插入電子電路板有關(guān)的主要問(wèn)題是很難讓2個(gè)單獨(dú)的過(guò)程在不同的區(qū)域運(yùn)行又在2個(gè)單獨(dú)的系統(tǒng)之間進(jìn)行協(xié)調(diào)。經(jīng)常地，生產(chǎn)組裝線用完可編程器件，整個(gè)生產(chǎn)組裝線不得不停工。在另一些場(chǎng)合，用編程設(shè)備編程足夠庫(kù)存量的編程的器件以保證生產(chǎn)組裝線不停止；然而，這增加了庫(kù)存量成本。當(dāng)必須改變編程并在手邊有大庫(kù)存量的編程的集成電路時(shí)產(chǎn)生進(jìn)一步的問(wèn)題。在這種情況下，將不得不重新編程該可編程器件的庫(kù)存量，伴以時(shí)間和金錢和浪費(fèi)。
雖然明顯的是希望有更好的系統(tǒng)，但似乎無(wú)法真正改善這種情況。有若干明顯不可克服的問(wèn)題堵住改進(jìn)的途徑。
第一，當(dāng)前生產(chǎn)組裝線的運(yùn)行速度如此大大超過(guò)常規(guī)編程器的編程速度能力，以致編程器必須要有比用常規(guī)系統(tǒng)認(rèn)為是可能的還大得多的容許能力。
第二，不僅編程器必須比現(xiàn)有的編程器快，而且它還必須是小得多。理想的系統(tǒng)將歸并到一個(gè)生產(chǎn)組裝線，但這樣做不妨礙現(xiàn)存的生產(chǎn)組裝線，或者需要新生產(chǎn)組裝線加長(zhǎng)超過(guò)沒(méi)有理想系統(tǒng)時(shí)的長(zhǎng)度。此外，大多這些生產(chǎn)組裝線已充滿或被指定充滿各種類型的饋送和操縱組件，它們?yōu)槿胃郊釉O(shè)備提供了有限的空間。
第三，任何固定到生產(chǎn)組裝線中的編程器也必須要固定到生產(chǎn)組裝的電子饋送器中。這會(huì)為通信和調(diào)度目的需要任何控制軟件與生產(chǎn)系統(tǒng)軟件合成。這就是個(gè)問(wèn)題。因?yàn)樯a(chǎn)組裝線系統(tǒng)軟件不僅復(fù)雜，而且對(duì)那些系統(tǒng)的制造商還是保密的和/或?qū)Ｓ械?。這意味著這個(gè)合成必須同制造商的合作下進(jìn)行，他們只愿在改進(jìn)他們自己的系統(tǒng)上付出工程努力，或者必須以在編程器的控制軟件上的工作前在理解制造商的軟件上花費(fèi)的許多工程努力來(lái)進(jìn)行。
第四，編程器和生產(chǎn)設(shè)備之間的機(jī)械連接為相對(duì)生產(chǎn)組裝系統(tǒng)的傳感器和放置操縱設(shè)備放置被編程的器件需要高度準(zhǔn)確。
第五，有許多不同的生產(chǎn)操縱設(shè)備及生產(chǎn)制造設(shè)備的制造商。這意味著對(duì)不同的制造商必須研究大量的不同生產(chǎn)組裝線結(jié)構(gòu)和需要設(shè)計(jì)上的主要綜合考慮。
第六，理想系統(tǒng)要允許具有不同結(jié)構(gòu)和尺寸的不同微器件之間的迅速變化。
第七，理想系統(tǒng)需要能容納許多不同微器件饋送機(jī)構(gòu)，包括帶、帶堆積器(stacker)、管、管堆積器(stacker)以及帶和盤。
最后，需要能迅速刪除編程期間損壞的微器件。
所有上述問(wèn)題似乎使有效的解決成為不可能，主要問(wèn)題是當(dāng)前的這方面技術(shù)水平是如此，以致編程設(shè)備跟上生產(chǎn)線是不可能的。基本上是它花費(fèi)時(shí)間給電子器件編程。長(zhǎng)期以來(lái)尋求增加集成電路編程系統(tǒng)的容許能力的解決方法。
本發(fā)明提供具有明顯增加容許能力的編程器系統(tǒng)。該系統(tǒng)解決當(dāng)常規(guī)編程器系統(tǒng)被最佳化以提供整個(gè)系統(tǒng)的有效運(yùn)行時(shí)，在其速度/容許能力方面以前出現(xiàn)的大部分問(wèn)題。
本發(fā)明提供具有用于同時(shí)將許多數(shù)目的微器件編程的許多數(shù)目插座的編程器系統(tǒng)。因此，能明顯增加編程的容許能力。
本發(fā)明進(jìn)而為編程器系統(tǒng)提供緩沖器電路，它被設(shè)計(jì)為將許多不同的微器件編程。該緩沖器電路提供適于在編程期間驅(qū)動(dòng)不同微器件的多個(gè)邏輯電平。
本發(fā)明利用一個(gè)處理器進(jìn)而提供編程可編程微器件的方法以便使處理器地址和數(shù)據(jù)被用于提供微器件所需要的地址和數(shù)據(jù)。代替使用專門總線周期，本發(fā)明使用來(lái)自用于編程的處理器的標(biāo)準(zhǔn)總線周期。因此，明顯地增加了編程速度和編程容許能力。
本發(fā)明還進(jìn)而提供數(shù)據(jù)比較電路和用單個(gè)回讀操作檢驗(yàn)在多個(gè)被編程的微器件中的由編程器編程的數(shù)據(jù)的方法。因此，能明顯地增加進(jìn)行多器件編程的編程器的編程速度和編程容許能力。
本發(fā)明進(jìn)而提供一種處理機(jī)構(gòu)，它包括用于產(chǎn)生地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)的處理器；與該處理器連接的引腳驅(qū)動(dòng)器組件；與該引腳驅(qū)動(dòng)器組件連接的底板組件；以及至少一個(gè)與該底板組件連接的插座。至少一個(gè)插座是用于放置未處理的微器件。引腳驅(qū)動(dòng)器組件發(fā)送地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)到底板組件，并提供多個(gè)第一電壓給緩沖器電路。底板組件發(fā)送地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)到至少一個(gè)插座，并提供多個(gè)第二電壓給至少一個(gè)插座。該編程機(jī)構(gòu)基本上解決了以前面對(duì)這樣系統(tǒng)的容許能力的問(wèn)題。
本發(fā)明進(jìn)而提供用于處理機(jī)構(gòu)的緩沖器電路，處理機(jī)構(gòu)能將未處理的微器件處理成處理的微器件。該處理機(jī)構(gòu)包括用于產(chǎn)生控制數(shù)據(jù)信號(hào)和處理數(shù)據(jù)信號(hào)以及用于接收器件數(shù)據(jù)信號(hào)的處理器；用于提供參考電壓的電壓參考源和用于提供VCC1電壓的VCC1電壓源；以及至少一個(gè)用于放置未處理的微器件的插座。緩沖器電路包括連接到處理器和電壓參考源的數(shù)-模轉(zhuǎn)換器(DAC)；連接到DAC的放大器；以及連接到放大器，處理器，VCC1電壓源和插座的電平移動(dòng)轉(zhuǎn)換緩沖器，和用于從處理器到未處理的微器件傳遞處理數(shù)據(jù)信號(hào)和用于從處理的微器件到處理器傳遞器件數(shù)據(jù)信號(hào)的插座。DAC響應(yīng)控制數(shù)據(jù)信號(hào)和電壓參考產(chǎn)生第一可變DC電壓。放大器響應(yīng)第一可變DC電壓產(chǎn)生第二可變DC電壓。電平移動(dòng)轉(zhuǎn)換緩沖器響應(yīng)VCC1電壓和第二可變DC電壓為器件數(shù)據(jù)信號(hào)提供多個(gè)邏輯電平。該緩沖器電路基本上解決了以前面臨如編程器系統(tǒng)這樣的處理機(jī)構(gòu)的容許能力的問(wèn)題。
本發(fā)明進(jìn)而提供用處理器編程可編程微器件的方法?？删幊涛⑵骷ǘ鄠€(gè)用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元。存儲(chǔ)單元由各自的多個(gè)地址識(shí)別?？删幊涛⑵骷?jīng)地址總線、數(shù)據(jù)總線和控制總線連接到處理器。該方法包括步驟(a)通過(guò)地址總線從處理器向可編程器件提供第一地址；(b)通過(guò)數(shù)據(jù)總線從處理器向可編程微器件提供對(duì)應(yīng)第一地址的第一數(shù)據(jù)；以及(c)通過(guò)控制總線從處理器向可編程微器件提供第一控制信號(hào)以使可編程微器件能從在由可編程微器件中的第一地址識(shí)別的存儲(chǔ)單元處的處理器接收第一數(shù)據(jù)。該編程方法基本上解決了以前面臨編程器系統(tǒng)的容許能力的問(wèn)題。
本發(fā)明進(jìn)而提供能將未編程的微器件編程為編程的微器件的編程機(jī)構(gòu)。編程的微器件具有多個(gè)用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元。該多個(gè)存儲(chǔ)單元由各自的多個(gè)地址識(shí)別。該編程機(jī)構(gòu)包括多個(gè)用于放置被處理的微器件的插座；多個(gè)數(shù)據(jù)緩沖器/寄存器，其中這多個(gè)數(shù)據(jù)緩沖器/寄存器中的每一個(gè)連接到該多個(gè)插座中的各自的一個(gè)。用于接收儲(chǔ)存在每個(gè)編程的微器件中的第一地址中的第一數(shù)據(jù)；多個(gè)比較電路，其中該多個(gè)比較電路中的每一個(gè)有第一輸入端和第二輸入端以及一個(gè)輸出端，并且其中該多個(gè)比較電路中的每一個(gè)的第一輸入端連接到數(shù)據(jù)緩沖器/寄存器中的各自的一個(gè)，用于接收第一數(shù)據(jù)；連接到各自的多個(gè)比較電路中的每一個(gè)的第二輸入端的期望數(shù)據(jù)寄存器，用于提供第一期望數(shù)據(jù)；處理器總線；以及通過(guò)處理器總線連接到多個(gè)比較電路中的每一個(gè)的輸出端的處理器，其中，如果第一數(shù)據(jù)與第一期望數(shù)據(jù)匹配，每個(gè)比較電路在輸出端提供第一邏輯電平，并且，如果第一數(shù)據(jù)不與第一期望數(shù)據(jù)匹配，則在輸出端提供第二邏輯電平。該編程機(jī)構(gòu)基本上解決了以前面臨編程器系統(tǒng)的容許能力的問(wèn)題。
從結(jié)合附圖閱讀以下詳細(xì)說(shuō)明中，本發(fā)明的上述和更多的優(yōu)點(diǎn)對(duì)本專業(yè)人員將成為顯而易見(jiàn)的。


圖1是本發(fā)明的編程器系統(tǒng)的總方框圖；圖2是本發(fā)明的電壓電平移動(dòng)轉(zhuǎn)換緩沖器的示意圖；圖3是運(yùn)行中的本發(fā)明的編程器系統(tǒng)的示意圖；圖4是本發(fā)明的編程器系統(tǒng)的一部分的示意圖。編程系統(tǒng)本發(fā)明提供帶有用于同時(shí)編程多數(shù)目的微器件的多數(shù)目的插座的編程器系統(tǒng)。因此能明顯地增加編程的容許能力。
現(xiàn)參照?qǐng)D1，在那里示出一個(gè)編程器系統(tǒng)10。該編程器系統(tǒng)10包括一個(gè)帶有如在那上面安置的處理器12那樣的微處理器的處理器卡11，一個(gè)引腳驅(qū)動(dòng)器組件14，一個(gè)底板組件16和一個(gè)帶有在其上安裝的從20A到20D的4個(gè)插座的插座適配器18。
處理器12通過(guò)地址總線22和數(shù)據(jù)/控制總線24連接到引腳驅(qū)動(dòng)器組件14。處理器12產(chǎn)生地址、數(shù)據(jù)和控制信號(hào)。
引腳驅(qū)動(dòng)器組件14包括用于發(fā)送地址、數(shù)據(jù)和控制信號(hào)到底板組件16的邏輯電路26，以及用于提供電壓給底板組件16的電壓源電路28。邏輯電路26可以是專用的集成電路或現(xiàn)場(chǎng)可編程門陣列(FPGA)。電壓源電路28包括一個(gè)常規(guī)數(shù)-模轉(zhuǎn)換器(DAC)和常規(guī)校準(zhǔn)電路(未示出)。電壓源電路28產(chǎn)生VCC電源電壓，它是被編程的微器件的正常工作電源電壓，以及記作VPP的編程電壓。
底板組件16包括多個(gè)轉(zhuǎn)接開(kāi)關(guān)電路，30A到30D4個(gè)轉(zhuǎn)接開(kāi)關(guān)電路，以及多個(gè)緩沖器電路，32A到32D4個(gè)緩沖器電路。電壓源電路28通過(guò)電源總線34連接到30A/32A到30D/32D的轉(zhuǎn)接開(kāi)關(guān)電路/緩沖器電路。邏輯電路26分別通過(guò)數(shù)據(jù)/控制總線D/C0、D/C1、D/C2和D/C3連接到30A/32A到30D/32D的每個(gè)轉(zhuǎn)接開(kāi)關(guān)電路/緩沖器電路。邏輯電路26還通過(guò)地址總線36連接至30A/32A到30D/32D的每個(gè)轉(zhuǎn)換開(kāi)關(guān)電路/緩沖器電路。
30A/32A到30D/30D的轉(zhuǎn)接開(kāi)關(guān)電路/緩沖器電路通過(guò)38A到38D的總線連接到20A到20D的插座。
底板組件16也控制用于正在被編程的微器件的插座(20A到20D)的狀態(tài)的狀態(tài)發(fā)光二極管(LED)(未示出)。狀態(tài)可以表示因某原因微器件正在損壞，或者因某原因它正在通過(guò)。應(yīng)注意到，在本發(fā)明的實(shí)施中LED是任選的。
插座適配器18安置在底板組件16的上面，有用于安置微器件(未示出)的20A到20D的4個(gè)插座。插座適配器18的功能之一是當(dāng)微器件在被編程時(shí)物理上保持它們?cè)谶m當(dāng)?shù)奈恢蒙?。插座適配器18包括一個(gè)10位標(biāo)識(shí)(ID)字段，以便它對(duì)于它所承載的插座的類型從而它能夠保持的微器件的類型可以被唯一地識(shí)別。由于每個(gè)可互換的插座適配器18根據(jù)制造商的器件和封裝類型有不同類型的插座，每個(gè)插座適配器18需要用這樣一個(gè)ID字段被唯一地識(shí)別。
在運(yùn)行中，處理器12首先建立用于被編程的微器件的電源和接地電壓。為做這一步，處理器12通過(guò)邏輯電路26提供控制信號(hào)到30A到30D的轉(zhuǎn)接開(kāi)關(guān)電路。這將設(shè)立適當(dāng)?shù)霓D(zhuǎn)接配置，以致電源和接地被適當(dāng)?shù)厮偷矫總€(gè)微器件和20A到20D的每個(gè)插座。一旦電源和接地被正確設(shè)立，處理器12通過(guò)數(shù)據(jù)/控制總線24寫到電壓源電路28，并為需要被編程的微器件設(shè)置適當(dāng)?shù)碾妷弘娖?。這些電壓電平會(huì)包括用于微器件的VCC電源，也稱之為編程電源電壓的VPP電源，以及第三電壓VIH，VIH是當(dāng)微器件被編程時(shí)用于驅(qū)動(dòng)它的信號(hào)的電壓。
邏輯電路26從地址總線22和數(shù)據(jù)/控制總線24直接到在20A到20D的每個(gè)插座中被編程的每個(gè)微器件提供地址和數(shù)據(jù)。這種安排使這個(gè)接口呈現(xiàn)好像微器件是處理器卡11的一部分，并且它直接連到處理器12的地址和數(shù)據(jù)總線而能被對(duì)其直接寫。
對(duì)于不同類型的微器件，在每個(gè)總線周期期間對(duì)需被選取的地址線數(shù)量和/或數(shù)據(jù)線數(shù)據(jù)存在不同的要求。為容納不同類型的微器件，邏輯電路26能夠?yàn)槊總€(gè)微器件量定每個(gè)總線的大小以匹配要被編程的微器件的大小。
一旦微器件被認(rèn)為是處理器12總線的一部分，并可被直接寫，將遵照如由微器件制造商所表明的編程算法給微器件正確的命令序列以便將它們編程。對(duì)于如在這個(gè)實(shí)施例(4插座設(shè)計(jì))中的這樣多插座設(shè)計(jì)，從處理器12被寫到微器件的數(shù)據(jù)同時(shí)被送到其他3個(gè)微器件，以致所有4個(gè)微器件被同時(shí)編程。
于是，利用按照本發(fā)明構(gòu)成的編程器系統(tǒng)可同時(shí)編程多數(shù)目的微器件。所以，能明顯地增加了編程的容許能力。
對(duì)于本專業(yè)技術(shù)人員明顯的是，可作這樣修改允許插座中的微器件按隨機(jī)次序被編程。當(dāng)要求保持插座盡可能滿和編程操作盡可能多地進(jìn)行時(shí)，這是合乎希望的。當(dāng)一個(gè)微器件是編程的或發(fā)現(xiàn)是損壞的，就將替換它并編程立即開(kāi)始。電壓電平移動(dòng)轉(zhuǎn)換緩沖器本發(fā)明提供一種緩沖器電路用于編程器系統(tǒng)，設(shè)計(jì)該系統(tǒng)為編程許多不同的微器件。該緩沖器電路在編程期間提供適于驅(qū)動(dòng)不同類型微器件的多個(gè)邏輯電平。
參照?qǐng)D2，其中示出用于如圖1的編程器系統(tǒng)10這樣的編程器系統(tǒng)的緩沖器電路60。該緩沖器電路60包括數(shù)-模轉(zhuǎn)換器(DAC)62、放大器64、校準(zhǔn)電路66和電平移動(dòng)轉(zhuǎn)換緩沖器68。DAC62包括讀/寫(W/R)端和VREF端。W/R端通過(guò)線70連接到如圖1的處理器12這樣的處理器；VREF端通過(guò)導(dǎo)線72連接到基準(zhǔn)電壓源(未示出)。DAC62也通過(guò)數(shù)據(jù)總線74連接到處理器12，用于接收從那里來(lái)的控制數(shù)據(jù)信號(hào)。
放大器64包括使第一端連接DAC62的輸出端的電阻76，使第一端連接到電阻76的第二端和第二端連接到地80的電容78，使其正端連接到電容78的第一端和其輸出端連接到其負(fù)端的運(yùn)算放大器82。
校準(zhǔn)電路66包括一個(gè)運(yùn)算放大器84，使其正端連接到放大器64的輸出端，其負(fù)端通過(guò)線86連接到精密電壓基準(zhǔn)，以及其輸出端連接到電阻88的第一端，而校準(zhǔn)經(jīng)線90反轉(zhuǎn)。電阻88的第二端連接到+5V。
電平移動(dòng)轉(zhuǎn)換緩沖器68包括鎖存器92、連接到+5V的VCC1端、連接到放大器64輸出端的VCC2端、連接到地80的第二端、讀/寫引導(dǎo)(DIR)端和輸出允許(OE)端。電平移動(dòng)轉(zhuǎn)換緩沖器68連接到處理器12，用于傳遞總線94上的編程數(shù)據(jù)到未處理的微器件；以及連接到微器件，用于傳遞總線96上的器件數(shù)據(jù)到處理器12。
在運(yùn)行中，處理器12通過(guò)數(shù)據(jù)總線74發(fā)送控制數(shù)據(jù)信號(hào)給DAC62。然后，DAC62根據(jù)控制數(shù)據(jù)信號(hào)和電壓基準(zhǔn)VREF產(chǎn)生第一可變DC電壓。該電壓基準(zhǔn)VREF確定DAC62可輸出電壓的滿度范圍。例如，如果電壓基準(zhǔn)VREF等于10伏，DAC62具有從0到10伏范圍的輸出電壓的能力。根據(jù)第一可變DC電壓，放大器64產(chǎn)生第二可變DC電壓。然后將第二可變DC電壓提供給電平移動(dòng)轉(zhuǎn)換緩沖器68。
第二可變DC電壓用作電平移動(dòng)轉(zhuǎn)換緩沖器68的電源。VCC1連接到固定電壓源為將來(lái)自處理器12的編程數(shù)據(jù)對(duì)接到其適當(dāng)電壓電平，在5伏VCC2情況下。連接到第二可變DC電壓的VCC2用于控制出去到微器件的總線96。由于第二可變DC電壓控制到總線96的輸出電平，總線96能支持1.5伏到5伏的邏輯微器件。
在這個(gè)實(shí)施例中，電平移動(dòng)轉(zhuǎn)換緩沖器68用于從處理器12到微器件傳送數(shù)據(jù)。在這種特定配置下，總是知道來(lái)自處理器12的數(shù)據(jù)是有一定邏輯電平的，即，不論處理器12被設(shè)計(jì)作何使用。對(duì)于在處理器12側(cè)的5伏邏輯，電平移動(dòng)轉(zhuǎn)換緩沖器68則將5伏邏輯電平轉(zhuǎn)換到任何加到電平移動(dòng)轉(zhuǎn)換緩沖器68的VCC2端的電壓。
因此，按照本發(fā)明能組成用于編程器系統(tǒng)的緩沖器電路，以提供適于驅(qū)動(dòng)在編程期間有不同電壓要求的微器件的多個(gè)邏輯電平。直接寫編程本發(fā)明利用處理器提供一種編程可編程微器件的方法，以致處理器地址和數(shù)據(jù)用于供給微器件所需要的地址和數(shù)據(jù)。代替使用專門的總線周期，本發(fā)明使用來(lái)自用于編程的處理器的標(biāo)準(zhǔn)總線周期。所以，明顯地增加編程速度和編程的容許能力。
參照?qǐng)D3，其中示出經(jīng)地址總線114、數(shù)據(jù)總線116和控制總線118連接到一個(gè)可編程微器件例如閃速存儲(chǔ)器件112的一個(gè)例如處理器12那樣的處理器。所示出VPP開(kāi)關(guān)120連接在處理器12和閃速存儲(chǔ)器件112的VPP端之間。閃速存儲(chǔ)器件112包括多個(gè)用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元(未示出)。存儲(chǔ)單元由各自的多個(gè)地址(未示出)來(lái)識(shí)別。存儲(chǔ)單元和標(biāo)識(shí)是這樣器件的特征。
將由處理器12寫或讀的存儲(chǔ)地址單元將會(huì)經(jīng)過(guò)地址總線114發(fā)送。數(shù)據(jù)總線116從處理器12到閃速存儲(chǔ)器件112傳遞數(shù)據(jù)。數(shù)據(jù)總線116是雙向的，處理器12可向閃速存儲(chǔ)器件112寫這些數(shù)據(jù)，或者閃速存儲(chǔ)器件112可輸出供處理器12讀的數(shù)據(jù)。
控制總線118從處理器到閃速存儲(chǔ)器件112傳遞控制信號(hào)，用于產(chǎn)生片允許、寫允許和輸出允許信號(hào)。這些信號(hào)控制何時(shí)閃速存儲(chǔ)器件112將要編程和何時(shí)它將要為讀操作輸出數(shù)據(jù)。
在運(yùn)行中，處理器12經(jīng)過(guò)地址總線114同它要經(jīng)過(guò)數(shù)據(jù)總線116寫的有效數(shù)據(jù)一起發(fā)送出有效地址到閃速存儲(chǔ)器件。處理器12保證閃速存儲(chǔ)器件112的片允許處在一般為低的有效狀態(tài)；然后經(jīng)過(guò)控制總線118發(fā)送寫允許脈沖到閃速存儲(chǔ)器件112。
在控制總線118上的寫允許脈沖上的高到低過(guò)渡將啟動(dòng)在閃速存儲(chǔ)器件112內(nèi)的編程操作。在這時(shí)，處理器12必須回到特定地址。在編程操作開(kāi)始后，處理器12一般將輸出一個(gè)特定地址，并查詢數(shù)據(jù)直到在編程說(shuō)明書(shū)中規(guī)定的特定數(shù)據(jù)在數(shù)據(jù)線上被讀回為止。
通過(guò)檢查在數(shù)據(jù)總線116上返回的數(shù)據(jù)和將其與由處理器12經(jīng)過(guò)數(shù)據(jù)總線116發(fā)送的數(shù)據(jù)比較，處理器12可以確定編程是否已被成功地進(jìn)行。如果由處理器12發(fā)送的數(shù)據(jù)與讀回的數(shù)據(jù)不同，閃速存儲(chǔ)器件112未成功地進(jìn)行編程。閃速存儲(chǔ)器件112可以再被編程，然后再經(jīng)過(guò)同樣的數(shù)據(jù)比較?？梢灾貜?fù)按照數(shù)據(jù)比較的編程予定的次數(shù)(N)方才認(rèn)為閃速存儲(chǔ)器件112是個(gè)不合格品。當(dāng)這種情況發(fā)生時(shí)，處理器12將提供一個(gè)信號(hào)，例如接通LED或響警鈴，表明編程失敗。在整個(gè)地址空間，或至少需要被編程到閃速存儲(chǔ)器件112里的數(shù)據(jù)塊重復(fù)此操作。一旦該操作完成，就認(rèn)為器件是編了程的。
進(jìn)一步的操作通常需要一個(gè)保證閃速存儲(chǔ)器件112已被適當(dāng)編程的檢驗(yàn)。在這個(gè)情況下，處理器12回到凡是它已儲(chǔ)存它的期望數(shù)據(jù)的地方，然后重復(fù)前述的過(guò)程輸出每個(gè)地址；讀回?cái)?shù)據(jù)；以及將該數(shù)據(jù)對(duì)想要寫入到閃速存儲(chǔ)器件112的數(shù)據(jù)比較。這會(huì)證實(shí)編程操作的確正確發(fā)生和閃速存儲(chǔ)器件112已被適當(dāng)編程。
當(dāng)VPP開(kāi)關(guān)用于舊的需要專門的編程電壓的存儲(chǔ)器件時(shí)，VPP開(kāi)關(guān)會(huì)是無(wú)效或在讀回或檢驗(yàn)方式期間關(guān)掉。
因此，通過(guò)按照本發(fā)明利用來(lái)自用于使用處理器編程微器件的處理器的標(biāo)準(zhǔn)總線周期，可以明顯地增加編程速度和編程容許能力。成組-數(shù)據(jù)比較本發(fā)明提供數(shù)據(jù)比較電路和用單獨(dú)的回讀操作檢驗(yàn)在多個(gè)編程的微器件中被編程器編程的數(shù)據(jù)的方法。因此，可以明顯地增加執(zhí)行多器件編程的編程器的編程速度和編程的容許能力。
參照?qǐng)D4，在那里示出按照本發(fā)明構(gòu)成的編程器140，它能將未編程的微器件編程成編程的微器件。該編程器140包括用于放置被處理的微器件(未示出)的4個(gè)插座(142A到142D)；分別經(jīng)過(guò)146A到146D的數(shù)據(jù)總線連接到4個(gè)插座(142A到142D)的4個(gè)數(shù)據(jù)緩沖器/寄存器(144A到144D)，用于接收儲(chǔ)存在4個(gè)處理的微器件的每一個(gè)中的第一地址的數(shù)據(jù)；4個(gè)比較電路(148A到148D)，期望數(shù)據(jù)寄存器152，處理器總線156和連接到該處理器總線156的處理器12。在這個(gè)實(shí)施例中，比較電路包括專用的異或門。
144A到144D的4個(gè)數(shù)據(jù)緩沖器/寄存器中的每一個(gè)都分別經(jīng)過(guò)150A到150D的數(shù)據(jù)總線連接到148A到148D的比較電路中的各自一個(gè)的第一端。期望數(shù)據(jù)緩沖器/寄存器152連接到148A到148D的比較電路中的每一個(gè)的第二端。比較電路148A到148D的輸出端分別經(jīng)過(guò)線154A到154D連接到處理器總線156。
為開(kāi)始檢驗(yàn)過(guò)程(數(shù)據(jù)比較或回讀操作)，144A到144D的4個(gè)數(shù)據(jù)緩沖器/寄存器提供在從插入142A到142D的插座的4個(gè)微器件(未示出)正在讀的數(shù)據(jù)。在讀操作期間，該數(shù)據(jù)來(lái)自每個(gè)微器件中的第一地址。然后，利用148A到148D的比較電路將144A到144D的數(shù)據(jù)緩沖器/寄存器的每一個(gè)中鎖存的數(shù)據(jù)的輸出同由期望數(shù)據(jù)寄存器152提供的期望數(shù)據(jù)進(jìn)行比較。在這個(gè)實(shí)施例中，148A到148D的每個(gè)比較電路包括一個(gè)專用的異或門。如果來(lái)自微器件的數(shù)據(jù)匹配來(lái)自期望數(shù)據(jù)寄存器152的期望數(shù)據(jù)，則148A到148D的每個(gè)比較電路的輸出將在第一邏輯電平。否則，該輸出將在第二邏輯電平。然后，經(jīng)過(guò)154A到154D的每條線作為一個(gè)位(由第一邏輯電平或第二邏輯電平代表的)發(fā)出148A到148D的每個(gè)比較電路的輸出到處理器總線156。處理器12作為用于這個(gè)讀操作的讀周期的部分經(jīng)過(guò)微處理器總線156讀回148A到148D的每個(gè)比較電路的輸出。
由來(lái)自148A到148D的比較電路的4個(gè)位代表的邏輯電平識(shí)別使比較操作失敗的微器件。如果無(wú)失敗，可允許檢驗(yàn)從下一個(gè)地址繼續(xù)。如果有失敗，可以直接從144A到144D的數(shù)據(jù)緩沖器/寄存器讀來(lái)自142A到142D的插座的數(shù)據(jù)。可以從期望數(shù)據(jù)寄存器152讀期望數(shù)據(jù)。然后，處理器12可以作一個(gè)比較以確定數(shù)據(jù)的哪一位已失敗。
當(dāng)微器件使數(shù)據(jù)比較操作失敗時(shí)，可以認(rèn)為它是不合格品。另一個(gè)方法是，可以在編程使數(shù)據(jù)比較操作失敗的微器件若干次才認(rèn)為它是不合格品。
應(yīng)注意到，150A到150D的數(shù)據(jù)總線的寬度與用于微器件的正規(guī)數(shù)據(jù)總線的寬度相同。例如，如果微器件是個(gè)16位器件，那么每個(gè)150A到150D的數(shù)據(jù)總線將是16位寬。所以，148A到148D的比較電路比較16條數(shù)據(jù)線，用一個(gè)單獨(dú)的輸出表示這16條線合格或不合格。
于是，按照本發(fā)明的數(shù)據(jù)比較電路和方法通過(guò)利用單獨(dú)的回讀操作檢驗(yàn)在多個(gè)被編程的微器件中由編程器編程的數(shù)據(jù)。因此可以明顯地增加執(zhí)行多器件編程的編程器的編程速度和編程的容許能力。
從上述會(huì)理解，本發(fā)明適用于可被說(shuō)成如“微器件”。微器件包括很廣范圍的電子和機(jī)械器件。最好的方式描述了對(duì)可編程器件編程的處理?？删幊唐骷ǖ幌抻谶@樣的器件，例如閃速存儲(chǔ)器(Flash)，電可擦除可編程只讀存儲(chǔ)器(E2PROM)、可編程邏輯器件(PLD)、現(xiàn)場(chǎng)可編程門陣列(FPGA)和微控制器。然而，本發(fā)明包括對(duì)所有需要試驗(yàn)、器件特性測(cè)量、校準(zhǔn)和其他處理操作的電子的、機(jī)械的、混合的和其他的器件的處理。例如，這些類型的微器件會(huì)包括但不限于這樣的器件，例如微處理器、集成電路(IC)、專用集成電路(ASIC)、微機(jī)械機(jī)器、微機(jī)電(MEM)器件、微組件和射流系統(tǒng)。
雖然本發(fā)明已結(jié)合專門的最好方式被說(shuō)明，但要理解到，根據(jù)上述許多替換、修改和變化對(duì)本專業(yè)技術(shù)人員將是明顯的。因此，預(yù)期包含所有在所含權(quán)利要求的精神和范圍內(nèi)的這樣的替換、修改和變化。在這里提出的和在附圖中所表示的所有內(nèi)容該被解釋為是說(shuō)明性的和非限制的。
權(quán)利要求
1．一種用于將未處理的微器件處理成處理的微器件的處理機(jī)構(gòu)，其包括處理器[12]，用于產(chǎn)生地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)；引腳驅(qū)動(dòng)器組件[14]，連接到處理器[12]；底板組件[16]，連接到引腳驅(qū)動(dòng)器組件[14]；以及至少一個(gè)插座[20]，連接到底板組件[16]，這至少一個(gè)插座[20]用于放置未處理的微器件；其中，引腳驅(qū)動(dòng)器組件[14]發(fā)送地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)給底板組件[16]，并提供第一多個(gè)電壓給底板組件[16]；底板組件[16]發(fā)送地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)給至少一個(gè)插座[20]，并提供第二多個(gè)電壓給至少一個(gè)插座[20]。
2．如權(quán)利要求1所述的處理機(jī)構(gòu)，其中，引腳驅(qū)動(dòng)器組件[14]包括邏輯電平[26]，用于發(fā)送地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)給底板組件[16]，以及電壓源電路[28]，用于提供第一多個(gè)電壓給底板組件[16]。
3．如權(quán)利要求1所述的處理機(jī)構(gòu)，其中，底板組件[16]包括轉(zhuǎn)接開(kāi)關(guān)電路[30]，用于發(fā)送地址信號(hào)，數(shù)據(jù)信號(hào)和控制信號(hào)給至少一個(gè)插座[20]，以及緩沖器電路[32]，用于提供第二多個(gè)電壓給至少一個(gè)插座[20]。
4．如權(quán)利要求2所述的處理機(jī)構(gòu)，其中邏輯電路[26]包括現(xiàn)場(chǎng)可編程門陣列。
5．如權(quán)利要求2所述的處理機(jī)構(gòu)，其中電壓源電路[28]包括數(shù)模轉(zhuǎn)換器。
6．如權(quán)利要求2所述的處理機(jī)構(gòu)，其中第一多個(gè)電壓包括VCC電壓和用于處理未處理的微器件的處理電壓。
7．如權(quán)利要求2所述的處理機(jī)構(gòu)，其中第一多個(gè)電壓包括VPP電壓和用于處理未處理的微器件的處理電壓。
8．如權(quán)利要求1所述的處理機(jī)構(gòu)，其中處理器[12]包括用于產(chǎn)生控制數(shù)據(jù)信號(hào)和處理數(shù)據(jù)信號(hào)以及用于接收器件數(shù)據(jù)信號(hào)的電路；并包括用于提供電壓參考的電壓參考源和用于提供VCC1電壓的VCC1電壓源，編程數(shù)據(jù)信號(hào)是VCC1伏特邏輯電平；和至少一個(gè)的用于放置未處理微器件的插座[20]；以及緩沖器電路[32]，緩沖器電路包括連接到處理器(12)和電壓參考源的數(shù)模轉(zhuǎn)換器(DAD)[62]，DAC[62]響應(yīng)控制數(shù)據(jù)信號(hào)和電壓參考以產(chǎn)生第一可變DC電壓；連接到DAC[62]的放大器[64]，放大器[64]響應(yīng)第一可變DC電壓產(chǎn)生第二可變DC電壓；以及連接到放大器[64]，處理器[12]，VCC1電壓源和插座[20]的電平移動(dòng)轉(zhuǎn)換緩沖器[68]，用于從處理器[12]到未處理的微器件傳送處理數(shù)據(jù)信號(hào)和用于從處理的微器件到處理器[12]傳送器件數(shù)據(jù)信號(hào)，電平移動(dòng)轉(zhuǎn)換緩沖器[68]響應(yīng)VCC1電壓和第二可變DC電壓提供多個(gè)用于器件數(shù)據(jù)信號(hào)的邏輯電平。
9．如權(quán)利要求8所述的處理機(jī)構(gòu)，其中第一可變電壓有0伏和參考電壓之間的值。
10．如權(quán)利要求8所述的處理機(jī)構(gòu)，其中多個(gè)邏輯電平是在0伏和VCC1伏之間。
全文摘要
提供一種有明顯增加的容許能力的編程可編程微器件的編程器系統(tǒng)和方法。該編程器系統(tǒng)包括多數(shù)量的用于同時(shí)編程多數(shù)量的微器件的插座(20A－20D)。也提供一種緩沖器電路(32)。該緩沖器電路在由適應(yīng)同時(shí)編程若干微器件的編程器系統(tǒng)的編程期間能提供若干適于驅(qū)動(dòng)不同微器件的邏輯電平。進(jìn)而提供一種用于編程可編程微器件的方法,該方法使用來(lái)自處理器(12)的標(biāo)準(zhǔn)總線周期用于編程。最后,還公開(kāi)用于利用單獨(dú)的回讀操作檢驗(yàn)在多個(gè)編程的微器件中被編程器編程的數(shù)據(jù)的數(shù)據(jù)比較電路和方法。
文檔編號(hào)G11C16/10GK1296376SQ0012010
公開(kāi)日2001年5月23日 申請(qǐng)日期2000年7月17日 優(yōu)先權(quán)日1999年11月10日
發(fā)明者G·L·安德森, R·E·卡梅隆, S·A·菲爾恩 申請(qǐng)人:資料輸入/輸出公司