本發(fā)明關(guān)于半導(dǎo)體元件的制造，特別是關(guān)于一種在半導(dǎo)體元件制程的芯片設(shè)計(jì)布局中發(fā)現(xiàn)未知問題電路圖案的系統(tǒng)與方法。

背景技術(shù)：

本段落中下列的敘述與范例并非為申請(qǐng)人所承認(rèn)的熟知技術(shù)。

半導(dǎo)體元件的制造，是藉由將多層電路圖案制作于晶圓上，以形成具有大量集成的晶體管的一復(fù)雜電路。在半導(dǎo)體元件的制造流程中，微影制程為負(fù)責(zé)將電路設(shè)計(jì)者所設(shè)計(jì)的電路圖案轉(zhuǎn)移至晶圓上的制程。

具有根據(jù)電路圖案的不透光及透光圖案的光罩/光盤用于在晶圓上將元件層圖案化。光罩上鄰近圖案的效應(yīng)、光學(xué)繞射、光阻制作與蝕刻、對(duì)晶圓的鄰近圖層所進(jìn)行的化學(xué)機(jī)械式研磨(chemical-mechanical polishing，CMP)，以及圖案與制造在晶圓上的鄰近圖層之間的幾何與層疊關(guān)系都可能會(huì)造成元件層圖案的變形。隨著集成電路的元件密度，和集成電路的圖案與布局的復(fù)雜度的增加，圖案的變形經(jīng)常會(huì)形成系統(tǒng)性缺陷，進(jìn)而導(dǎo)致制造在晶圓上的元件的故障，或者形成使得元件性能降低的關(guān)鍵尺寸誤差。

圖1為顯示在半導(dǎo)體元件的制造過程中將微影制程優(yōu)化的初始設(shè)置及后續(xù)調(diào)整的一般流程。用于制造一元件層的光罩的電路圖案由電路設(shè)計(jì)者所產(chǎn)生的一設(shè)計(jì)資料文件所描述，如方塊101所示，其中，設(shè)計(jì)資料文件為GDS或是OASIS格式。設(shè)計(jì)資料可以是由隨機(jī)布局產(chǎn)生器(random layout generator，RLG)所產(chǎn)生的隨機(jī)電路圖案，或者是由廠商或試點(diǎn)客戶所提供的產(chǎn)品質(zhì)量檢驗(yàn)工具(product qualification vehicle，PQV)。方塊102中顯示了用于產(chǎn)生所需的光學(xué)鄰近校正(optical proximity correction，OPC)結(jié)果的OPC創(chuàng)作，其中所使用的OPC模型與配方來自方塊103。在OPC創(chuàng)作后，方塊102根據(jù)OPC模型執(zhí)行OPC認(rèn)證，并且根據(jù)可制造設(shè)計(jì)(design for manufacturing，DFM)模型執(zhí)行微影制程檢查(lithographic process check，LPC)認(rèn)證。

OPC與LPC認(rèn)證預(yù)期了可能造成產(chǎn)量限制的特定電路布局以及圖案的重要點(diǎn)。如方塊104所示，通過微影制程使用OPC光罩所制造的晶圓，由光學(xué)或電子束檢測(cè)器以及度量衡機(jī)器所檢測(cè)，以偵測(cè)晶圓中的缺陷，并且測(cè)量重要點(diǎn)的關(guān)鍵尺寸。預(yù)期的重要點(diǎn)的檢測(cè)資料以及測(cè)量資料被回饋至方塊103，以調(diào)整OPC以及DFM的模型與配方。一般來說，由于圖案化的誤差可能會(huì)來自各種鄰近以及下方圖層的影響，包括如光學(xué)、化學(xué)、蝕刻、CMP、其他制程以及如光罩/光盤的誤差所造成的效果，因此很難將OPC/DFM的模型/配方完美化。更糟糕的是，某些效果可能是近距離的，而某些效果則可能為遠(yuǎn)距離的。

如果微影制程中的光學(xué)條件與用于獲得OPC解決方案的仿真光學(xué)條件相符，則OPC在控制線寬方面而言為非常有效的手段。然而即使在經(jīng)過OPC校正后，散焦以及曝光量的變化依然會(huì)造成線寬的改變。在微影制程中定焦的變化是由光阻厚度、晶圓表面形狀以及晶圓平面與透鏡系統(tǒng)之間的相對(duì)距離的改變所造成。曝光量的改變一般是由掃瞄器或者光學(xué)微影系統(tǒng)中的光照射所造成。焦深以及曝光的范圍界定了微影系統(tǒng)的制程窗口。最先進(jìn)的根據(jù)制程窗口制作的OPC保證了可接受的微影制程質(zhì)量，但線寬依然會(huì)在制程窗口中改變。線寬的變化對(duì)時(shí)序以及設(shè)計(jì)中的電流泄漏會(huì)造成直接的影響。

微影制程仿真一般用于仿真電路圖案，并且用于預(yù)測(cè)較有可能造成圖案變形的重要點(diǎn)。OPC與LPC為廣泛被用來校正圖案變形的重要技術(shù)。CMP仿真亦可以用來在電路布局中判斷重要點(diǎn)。另一方面，亦可以在元件上執(zhí)行物理性故障分析(physical failure analysis，PFA)來識(shí)別重要點(diǎn)。為了確保系統(tǒng)性缺陷能夠正確地被識(shí)別出來并且適當(dāng)?shù)乇慌懦妙A(yù)測(cè)或識(shí)別得到的重要點(diǎn)，對(duì)晶圓進(jìn)行抽樣與檢測(cè)的制程監(jiān)控為必要的手段，藉此在半導(dǎo)體元件的制程中達(dá)到高產(chǎn)量的結(jié)果。

在制程監(jiān)控中常用的一個(gè)手段，為在制造流程中對(duì)晶粒與晶圓進(jìn)行抽樣，以搜集大量數(shù)量的重要點(diǎn)的掃描式電子顯微(scanning electron microscopic，SEM)影像。重要點(diǎn)可以通過LPC、CMP以及其他已知技術(shù)或經(jīng)驗(yàn)的手段所預(yù)測(cè)，或者可以由PFA手段所識(shí)別。在理想的情形中，預(yù)測(cè)出來的重要點(diǎn)越多，則錯(cuò)失關(guān)鍵缺陷的機(jī)會(huì)就會(huì)越小。然而，在實(shí)際執(zhí)行的情形中，在制程監(jiān)控時(shí)所使用的重要點(diǎn)的數(shù)量不能超載晶圓檢測(cè)器，且許多預(yù)測(cè)的重要點(diǎn)也 可能因?yàn)槟Ｐ偷恼`差而為非系統(tǒng)性或者非關(guān)鍵的點(diǎn)。因此，對(duì)于半導(dǎo)體制造商而言，要如何以最大的準(zhǔn)確度以及良好的完整性來預(yù)測(cè)重要點(diǎn)一直都是一個(gè)重大的挑戰(zhàn)。

在基于芯片設(shè)計(jì)布局的微影制程或者CMP模擬方式預(yù)測(cè)重要點(diǎn)的已知手段中還存在有另一個(gè)缺點(diǎn)。由于微影制程或CMP模型在已知芯片設(shè)計(jì)布局上預(yù)測(cè)重要點(diǎn)，所預(yù)測(cè)的重要點(diǎn)的電路圖案局限于已知的芯片設(shè)計(jì)布局中可取得的電路圖案。在包含有新電路圖案的芯片設(shè)計(jì)的修改版本中可能會(huì)存在無法由這些重要點(diǎn)所涵蓋的災(zāi)難性系統(tǒng)性缺陷。此外，在半導(dǎo)體晶圓廠中具有良好質(zhì)量的產(chǎn)線在制造新芯片設(shè)計(jì)的半導(dǎo)體元件時(shí)，仍然有錯(cuò)失對(duì)產(chǎn)量造成限制的缺陷的風(fēng)險(xiǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所提供的方法與系統(tǒng)旨在克服上文中所述的半導(dǎo)體元件的制造過程中，預(yù)測(cè)與發(fā)現(xiàn)芯片設(shè)計(jì)布局的問題電路圖案時(shí)的挑戰(zhàn)與缺點(diǎn)。據(jù)此，本發(fā)明的一主要目標(biāo)在于提供包含一關(guān)鍵特征資料庫、一統(tǒng)計(jì)模型創(chuàng)建器以及一基于統(tǒng)計(jì)模型的預(yù)測(cè)器的系統(tǒng)，用于發(fā)現(xiàn)未知的問題電路圖案。

本發(fā)明的關(guān)鍵特征資料庫為用于儲(chǔ)存關(guān)鍵特征數(shù)據(jù)庫的資料庫。各個(gè)關(guān)鍵特征數(shù)據(jù)庫包括多個(gè)在某一芯片設(shè)計(jì)布局中的已知問題電路圖案、從制程中所取得的對(duì)應(yīng)的實(shí)體測(cè)量數(shù)據(jù)以及與該實(shí)體測(cè)量值相關(guān)的仿真數(shù)據(jù)。各個(gè)關(guān)鍵數(shù)據(jù)庫亦用于儲(chǔ)存由統(tǒng)計(jì)模型創(chuàng)建器為對(duì)應(yīng)的芯片設(shè)計(jì)布局所創(chuàng)建的統(tǒng)計(jì)模型。

統(tǒng)計(jì)模型創(chuàng)建器將儲(chǔ)存在關(guān)鍵特征數(shù)據(jù)庫中的已知問題電路圖案分類為模型訓(xùn)練數(shù)據(jù)組以及模型驗(yàn)證數(shù)據(jù)組。每一個(gè)數(shù)據(jù)組包括來自該關(guān)鍵特征數(shù)據(jù)庫中的一定數(shù)量的已知問題電路圖案。統(tǒng)計(jì)模型創(chuàng)建器從已知問題電路圖案中擷取特征，利用模型訓(xùn)練數(shù)據(jù)組創(chuàng)建統(tǒng)計(jì)模型，并且根據(jù)基于實(shí)體測(cè)量數(shù)據(jù)及仿真數(shù)據(jù)或設(shè)計(jì)數(shù)據(jù)之間的偏差所獲得的所需目標(biāo)規(guī)格通過模型驗(yàn)證數(shù)據(jù)組對(duì)統(tǒng)計(jì)模型進(jìn)行驗(yàn)證。

基于統(tǒng)計(jì)模型的預(yù)測(cè)器接收大量的候選電路圖案，從這些圖案中擷取特征，并且根據(jù)儲(chǔ)存在對(duì)應(yīng)關(guān)鍵特征數(shù)據(jù)庫中的一個(gè)以上的統(tǒng)計(jì)模型預(yù)測(cè)及發(fā)現(xiàn)未知問題電路圖案。候選電路圖案可以藉由將設(shè)計(jì)布局劃分為小區(qū)塊而從 芯片設(shè)計(jì)布局中擷取設(shè)計(jì)剪輯所產(chǎn)生，或者藉由在芯片設(shè)計(jì)布局上實(shí)施具有嚴(yán)格設(shè)定的微影制程仿真來識(shí)別重要點(diǎn)位置所產(chǎn)生，或者可以藉由利用強(qiáng)烈敏感度設(shè)定對(duì)根據(jù)芯片設(shè)計(jì)布局制造的晶圓進(jìn)行檢測(cè)來尋找缺陷位置所產(chǎn)生。

本發(fā)明的另一目的在于提供一種在半導(dǎo)體制程中發(fā)現(xiàn)芯片設(shè)計(jì)布局的未知問題電路圖案的方法。該方法首先準(zhǔn)備一關(guān)鍵特征資料庫，所述關(guān)鍵特征資料庫包括從芯片設(shè)計(jì)布局中所擷取出的具有多個(gè)已知問題電路圖案的至少一關(guān)鍵特征數(shù)據(jù)庫。各個(gè)問題電路圖案可以具有從已制造的半導(dǎo)體元件上測(cè)量而得的相關(guān)實(shí)體數(shù)據(jù)，以及基于儲(chǔ)存在對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫中的芯片設(shè)計(jì)布局所產(chǎn)生的仿真數(shù)據(jù)。

接著，本發(fā)明所提供的方法根據(jù)基于相關(guān)實(shí)體數(shù)據(jù)及仿真數(shù)據(jù)或設(shè)計(jì)數(shù)據(jù)之間的偏差的目標(biāo)規(guī)格創(chuàng)建基于多個(gè)已知問題電路圖案的一個(gè)以上的統(tǒng)計(jì)模型。所創(chuàng)建的統(tǒng)計(jì)模型被儲(chǔ)存在對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫中。

大量的候選電路圖案從芯片設(shè)計(jì)布局中所產(chǎn)生，或者通過檢測(cè)已制造有芯片設(shè)計(jì)布局的晶圓所產(chǎn)生。各個(gè)候選電路圖案接著根據(jù)一個(gè)以上的統(tǒng)計(jì)模型被進(jìn)行預(yù)測(cè)并且被標(biāo)記為有問題或者沒有問題的電路圖案。如果一個(gè)候選電路圖案被標(biāo)記為有問題，則將其與已經(jīng)儲(chǔ)存在對(duì)應(yīng)關(guān)鍵特征數(shù)據(jù)庫中的已知問題電路圖案進(jìn)行比對(duì)。如果被標(biāo)記為有問題的候選電路圖案不與任何已知問題電路圖案相符，則該候選電路圖案被儲(chǔ)存在對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫中，并且從后續(xù)的預(yù)測(cè)步驟中移除。

附圖說明

熟悉本領(lǐng)域的技術(shù)人員，在配合下列附圖研讀下文中較佳實(shí)施例的說明后將會(huì)對(duì)本發(fā)明有更進(jìn)一步的了解，這些附圖包括：

圖1為一流程圖，其中顯示了制造半導(dǎo)體元件中，優(yōu)化其微影制程的初始設(shè)置以及調(diào)整的一般流程；

圖2為顯示了根據(jù)本發(fā)明的用于在半導(dǎo)體元件的制造過程中發(fā)現(xiàn)芯片設(shè)計(jì)布局中的未知問題電路圖案的系統(tǒng)方塊圖；

圖3為顯示根據(jù)本發(fā)明用于儲(chǔ)存數(shù)個(gè)關(guān)鍵特征數(shù)據(jù)庫的關(guān)鍵特征資料庫的示意圖；以及

圖4為顯示了根據(jù)本發(fā)明的用于在半導(dǎo)體元件的制造過程中發(fā)現(xiàn)芯片設(shè)計(jì)布局中的未知問題電路圖案的方法的流程圖。

其中，附圖標(biāo)記說明如下：

101 GDS或是OASIS格式的設(shè)計(jì)資料

102 OPC創(chuàng)作及OPC/LPC認(rèn)證

103 OPC/DFM模型與配方的設(shè)置與調(diào)整

104 晶圓光學(xué)或電子束檢測(cè)與度量

200 系統(tǒng)

201 關(guān)鍵特征資料庫

202 統(tǒng)計(jì)模型創(chuàng)建器

203 基于統(tǒng)計(jì)模型的預(yù)測(cè)器

204 候選電路圖案

205 未知問題電路圖案

301 關(guān)鍵特征數(shù)據(jù)庫

401-405 步驟

具體實(shí)施方式

圖2顯示了系統(tǒng)200的方塊圖，系統(tǒng)200為根據(jù)本發(fā)明的用于發(fā)現(xiàn)芯片設(shè)計(jì)布局中的問題電路圖案的系統(tǒng)。如圖2所示，系統(tǒng)200包括一關(guān)鍵特征資料庫201、一統(tǒng)計(jì)模型創(chuàng)建器202，以及一基于統(tǒng)計(jì)模型的預(yù)測(cè)器203。

如圖3所示，關(guān)鍵特征資料庫201為用于儲(chǔ)存數(shù)個(gè)關(guān)鍵特征數(shù)據(jù)庫301的資料庫的儲(chǔ)存裝置。在關(guān)鍵特征資料庫201中，可使用各種不同的索引來標(biāo)示每一個(gè)關(guān)鍵特征數(shù)據(jù)庫301。舉例來說，可以通過技術(shù)節(jié)點(diǎn)來標(biāo)示數(shù)據(jù)庫，如14nm、10nm或7nm的技術(shù)節(jié)點(diǎn)；或者，可以通過生產(chǎn)線等特征來作為索引的標(biāo)示。每一個(gè)關(guān)鍵特征數(shù)據(jù)庫301包括多個(gè)已知問題電路圖案以及其所對(duì)應(yīng)的實(shí)體測(cè)量數(shù)據(jù)，例如缺陷影像區(qū)塊或者從制造過程中所取得的關(guān)鍵尺寸(critical dimension，CD)測(cè)量值，以及與該實(shí)體測(cè)量值相關(guān)的仿真數(shù)據(jù)。

在本發(fā)明中，每一個(gè)關(guān)鍵特征數(shù)據(jù)庫301包括由統(tǒng)計(jì)模型創(chuàng)建器202基于多個(gè)已知問題電路圖案所創(chuàng)建的至少一個(gè)統(tǒng)計(jì)模型。為了驗(yàn)證統(tǒng)計(jì)模型的 準(zhǔn)確性，已知問題電路圖案被分類為模型訓(xùn)練數(shù)據(jù)組以及模型驗(yàn)證數(shù)據(jù)組。每一個(gè)數(shù)據(jù)組都包括關(guān)鍵特征數(shù)據(jù)庫301中一定數(shù)量的已知問題電路圖案。

在統(tǒng)計(jì)模型的創(chuàng)建過程中，為統(tǒng)計(jì)模式的創(chuàng)建設(shè)定了一模型目標(biāo)規(guī)格。在本發(fā)明的較佳實(shí)施例中，模型目標(biāo)規(guī)格的設(shè)定基于實(shí)體測(cè)量數(shù)據(jù)以及仿真數(shù)據(jù)或設(shè)計(jì)數(shù)據(jù)之間的偏差所設(shè)定。舉例來說，對(duì)于一個(gè)已知問題電路圖案而言，可以利用已知問題電路圖案的設(shè)計(jì)剪輯從微影制程仿真中將仿真CD數(shù)據(jù)計(jì)算出來。模型目標(biāo)規(guī)格可以被設(shè)定成在實(shí)體CD測(cè)量值與仿真CD數(shù)據(jù)或設(shè)計(jì)CD數(shù)據(jù)之間的CD偏差大于10％。換言之，從模型訓(xùn)練數(shù)據(jù)組中所創(chuàng)建的理想統(tǒng)計(jì)模型，在模型訓(xùn)練數(shù)據(jù)組中所有具有CD偏差大于10％的問題電路圖案都滿足該統(tǒng)計(jì)模型，且模型訓(xùn)練數(shù)據(jù)組中所有具有CD偏差小10％的問題電路圖案都不滿足該統(tǒng)計(jì)模型。

根據(jù)本發(fā)明的內(nèi)容，一組特征從與問題電路圖案對(duì)應(yīng)的設(shè)計(jì)剪輯中被擷取出來。從各個(gè)問題電路圖案所擷取出來的特征的范例，包括圖案密度、圖案周長、最小或最大線寬、最小或最大間隔、圖案方位、邊緣數(shù)目、內(nèi)角或外角、空間頻率分布等特征。上述的這些特征僅為范例，熟知本領(lǐng)域的技術(shù)人員亦可以在此使用許多其他的特征。

通過相關(guān)實(shí)體測(cè)量值與仿真數(shù)據(jù)或設(shè)計(jì)數(shù)據(jù)之間的偏差的目標(biāo)規(guī)格，可以利用從模型訓(xùn)練數(shù)據(jù)組中各個(gè)問題電路圖案中所擷取出來的特征來調(diào)整統(tǒng)計(jì)模型。在統(tǒng)計(jì)數(shù)據(jù)分析以及數(shù)據(jù)探勘中有許多的模型訓(xùn)練算法被廣泛使用。舉例來說，基于判定樹的模型算法、線性回歸、非線性回歸、支持向量機(jī)器(support vector machine，SVM)、k-Means分群算法、階層式分群法等方法。上述的模型算法皆可以被使用在模型訓(xùn)練數(shù)據(jù)組中，用于為模型訓(xùn)練數(shù)據(jù)組中的問題電路圖案建立統(tǒng)計(jì)模型。

在模型訓(xùn)練數(shù)據(jù)組中的統(tǒng)計(jì)模型被建立之后，統(tǒng)計(jì)模型被應(yīng)用在模型驗(yàn)證數(shù)據(jù)組中。在模型驗(yàn)證數(shù)據(jù)組中，模型訓(xùn)練時(shí)從設(shè)計(jì)剪輯中所擷取的該組特征也從與各個(gè)問題電路圖案對(duì)應(yīng)的設(shè)計(jì)剪輯中被擷取出來。統(tǒng)計(jì)模型被使用來預(yù)測(cè)模型驗(yàn)證數(shù)據(jù)組中的各個(gè)問題電路圖案的行為表現(xiàn)。

舉例來說，可以利用模型訓(xùn)練數(shù)據(jù)組，基于模型目標(biāo)規(guī)格定為實(shí)體CD測(cè)量值與仿真CD數(shù)據(jù)或設(shè)計(jì)CD數(shù)據(jù)之間的CD偏差大于10％的條件建立一個(gè)統(tǒng)計(jì)模型。藉由將所建立的統(tǒng)計(jì)模型應(yīng)用到模型驗(yàn)證數(shù)據(jù)組中的問題電 路圖案的該組特征中，便能預(yù)測(cè)出與各個(gè)問題電路圖案相對(duì)應(yīng)的CD偏差是否與規(guī)格目標(biāo)相符。

在模型驗(yàn)證的過程中，模型驗(yàn)證數(shù)據(jù)組中的各個(gè)問題電路圖案的預(yù)測(cè)結(jié)果，被拿來與實(shí)體CD測(cè)量值與仿真CD數(shù)據(jù)或設(shè)計(jì)CD數(shù)據(jù)之間的CD偏差相比較，藉此判斷預(yù)測(cè)結(jié)果是否與事實(shí)相符。模型的準(zhǔn)確性，可以基于模型驗(yàn)證數(shù)據(jù)組中有多少的問題電路圖案被正確地預(yù)測(cè)來判斷。統(tǒng)計(jì)模型的穩(wěn)健性則可以基于統(tǒng)計(jì)模型的準(zhǔn)確度來判斷。

根據(jù)本發(fā)明的內(nèi)容，由統(tǒng)計(jì)模型創(chuàng)建器202為各個(gè)關(guān)鍵特征數(shù)據(jù)庫301所創(chuàng)建的統(tǒng)計(jì)模型被儲(chǔ)存在對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫301中，如圖3所示。其中，利用不同的模型算法或者利用從關(guān)鍵特征數(shù)據(jù)庫301中的問題電路圖案所擷取出來的不同組特征，可以為一個(gè)對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫301建立并且儲(chǔ)存多個(gè)統(tǒng)計(jì)模型。

本發(fā)明的基于統(tǒng)計(jì)模型的預(yù)測(cè)器203使用關(guān)鍵特征數(shù)據(jù)庫301的統(tǒng)計(jì)模型來預(yù)測(cè)并且發(fā)現(xiàn)未知問題電路圖案205。如圖2所示，基于統(tǒng)計(jì)模型的預(yù)測(cè)器203基于儲(chǔ)存在關(guān)鍵特征資料庫201的關(guān)鍵特征數(shù)據(jù)庫301中的統(tǒng)計(jì)模型，從候選電路圖案204預(yù)測(cè)未知問題電路圖案205。

為了能發(fā)現(xiàn)未知問題電路圖案，必須要提供足夠數(shù)量的候選電路圖案204。根據(jù)本發(fā)明的內(nèi)容，候選電路圖案204可以在技術(shù)節(jié)點(diǎn)或生產(chǎn)線的初始鑒定時(shí)，基于目標(biāo)半導(dǎo)體技術(shù)的規(guī)格由隨機(jī)布局產(chǎn)生器所產(chǎn)生，其中，目標(biāo)半導(dǎo)體技術(shù)可以為設(shè)計(jì)規(guī)則、DFM規(guī)則、制程模型、標(biāo)準(zhǔn)單元等技術(shù)。

針對(duì)一個(gè)特定芯片設(shè)計(jì)布局的制造，可以通過將芯片設(shè)計(jì)布局劃分為許多小區(qū)塊，并且通過粗略過濾的手段來排除空白或者非關(guān)鍵的區(qū)域，以從芯片設(shè)計(jì)布局中產(chǎn)生一大組所有可能的電路圖案作為候選電路圖案204。此方法的缺點(diǎn)在于，用于產(chǎn)生所有可能的電路圖案的計(jì)算過程可能會(huì)非常的昂貴，且候選電路圖案的數(shù)量可能會(huì)多到無法處理。此外，許多可能的電路圖案也許僅包括微小且較不可能有問題的圖案。

本發(fā)明中提供了另一種利用LPC工具來產(chǎn)生候選電路圖案的方法?？梢岳肔PC工具中所用的重要點(diǎn)偵測(cè)來模擬并且分析微影制程與芯片設(shè)計(jì)布局，以產(chǎn)生候選電路圖案204。藉由利用嚴(yán)格的臨界值設(shè)定以及延伸制程窗口設(shè)定來加強(qiáng)潛在的系統(tǒng)性問題，許多的重要點(diǎn)可以被識(shí)別出來，且其所對(duì) 應(yīng)的電路圖案亦可以從芯片設(shè)計(jì)布局中被擷取出來作為候選電路圖案204。

在半導(dǎo)體元件制造過程的初始沖刺期中，可以利用具有強(qiáng)烈敏感度設(shè)定的晶圓檢測(cè)器來檢測(cè)晶圓并且偵測(cè)潛在的系統(tǒng)性缺陷區(qū)域來產(chǎn)生候選電路圖案204。具有集中曝光矩陣(focus exposure matrix，F(xiàn)EM)的晶圓在多個(gè)制程窗口中識(shí)別潛在缺陷區(qū)域時(shí)會(huì)特別有用。已識(shí)別的潛在缺陷區(qū)域的對(duì)應(yīng)的電路圖案，可以從半導(dǎo)體元件的芯片設(shè)計(jì)布局中被擷取出來作為候選電路圖案204。

根據(jù)本發(fā)明的內(nèi)容，基于統(tǒng)計(jì)模型的預(yù)測(cè)器203從所有的候選電路圖案204中將用于創(chuàng)建統(tǒng)計(jì)模型的對(duì)應(yīng)的該組特征擷取出來。每一個(gè)統(tǒng)計(jì)模型被應(yīng)用在對(duì)應(yīng)的該組特征中，藉此預(yù)測(cè)并且將各個(gè)候選電路圖案標(biāo)示為有問題或者沒有問題的電路圖案。被預(yù)測(cè)為有問題的候選電路圖案被識(shí)別為問題電路圖案205，并且會(huì)將其從未來由其他統(tǒng)計(jì)模型所執(zhí)行的預(yù)測(cè)步驟中移除。

如果被預(yù)測(cè)為有問題的候選電路圖案在關(guān)鍵特征數(shù)據(jù)庫301中沒有相同的電路圖案，則預(yù)測(cè)為有問題電路圖案205會(huì)被儲(chǔ)存在關(guān)鍵特征數(shù)據(jù)庫301中。如果預(yù)測(cè)的電路圖案為新發(fā)現(xiàn)的問題電路圖案，則可以將該問題電路圖案涵蓋于在未來測(cè)試載具中并且對(duì)其進(jìn)行驗(yàn)證。新發(fā)現(xiàn)的問題電路圖案應(yīng)當(dāng)立即在芯片設(shè)計(jì)布局中被修復(fù)。

在本發(fā)明中，基于統(tǒng)計(jì)模型的預(yù)測(cè)器203將針對(duì)某一關(guān)鍵特征數(shù)據(jù)庫301所建立的所有統(tǒng)計(jì)模型應(yīng)用于候選電路圖案204中，藉此可使用所建立的完整的統(tǒng)計(jì)模型來檢測(cè)候選電路圖案204。熟悉本領(lǐng)域的技術(shù)人士應(yīng)當(dāng)了解發(fā)現(xiàn)未知問題電路圖案的成功與否，仰賴于所建立的統(tǒng)計(jì)模型的準(zhǔn)確性及完整性。

在此應(yīng)注意的是，本發(fā)明的要旨在于基于從電路圖案中所擷取的特征所獲得的統(tǒng)計(jì)模型，來建立半導(dǎo)體元件制造過程中芯片設(shè)計(jì)布局的電路圖案的效果的模型。因此，僅有在使用來建立模型的特征能夠正確地捕捉電路圖案在半導(dǎo)體元件的制造過程中所造成的效果時(shí)，才能建立良好的統(tǒng)計(jì)模型。

熟知本領(lǐng)域的技術(shù)人員已經(jīng)了解并且觀察到了光學(xué)鄰近效應(yīng)在芯片設(shè)計(jì)布局的圖案化中扮演了重要的角色。為了能夠改善所建立的統(tǒng)計(jì)模型的準(zhǔn)確性與完整性，本發(fā)明中統(tǒng)計(jì)模型創(chuàng)建器202用來創(chuàng)建統(tǒng)計(jì)模型的特征包括從關(guān)鍵特征數(shù)據(jù)庫301中具有不同尺寸的電路圖案所擷取出來的特征。利用具 有不同尺寸的電路圖案，統(tǒng)計(jì)模型可以更良好地捕捉光學(xué)鄰近效應(yīng)。

由于在半導(dǎo)體元件的制造過程中將電路圖案一層一層地疊加，除了利用具有不同尺寸的電路圖案來擷取特征以外，本發(fā)明亦使用了設(shè)計(jì)當(dāng)層的下方一或多層的設(shè)計(jì)剪輯的電路圖案來擷取特征，以捕捉多個(gè)電路層的效應(yīng)。如OR、Exclusive OR、AND、NOT等的布爾運(yùn)算符可以被應(yīng)用到包含當(dāng)層與下方一或多層的設(shè)計(jì)剪輯中，以形成特征擷取的合成電路圖案。

圖4顯示了一流程圖，其總結(jié)了本發(fā)明用于發(fā)現(xiàn)未知問題電路圖案的方法。在該方法的步驟S401中，準(zhǔn)備一關(guān)鍵特征數(shù)據(jù)庫并且將其儲(chǔ)存在一關(guān)鍵特征資料庫中。關(guān)鍵特征數(shù)據(jù)庫包括了多個(gè)已知問題電路圖案。在步驟S402中，藉由將已知問題電路圖案分類為模型訓(xùn)練數(shù)據(jù)組與模型驗(yàn)證數(shù)據(jù)組，來建立至少一個(gè)統(tǒng)計(jì)模型。所建立的統(tǒng)計(jì)模型被儲(chǔ)存在對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫中。

在步驟S403中，產(chǎn)生多個(gè)候選電路圖案。候選電路圖案可以通過RLG、芯片設(shè)計(jì)布局或者藉由檢測(cè)FEM晶圓所產(chǎn)生。在步驟S404中，由關(guān)鍵特征數(shù)據(jù)庫所提供的統(tǒng)計(jì)模型被應(yīng)用至各個(gè)候選電路圖案中，以預(yù)測(cè)各個(gè)候選電路圖案為有問題的電路圖案或者為沒有問題的電路圖案。如果一個(gè)候選電路圖案被預(yù)測(cè)為有問題的電路圖案，便會(huì)將其從多個(gè)候選電路圖案中移除，并且不再應(yīng)用到其他的統(tǒng)計(jì)模型中進(jìn)行進(jìn)一步的預(yù)測(cè)步驟。

在步驟S405中，將于步驟S404中所發(fā)現(xiàn)的問題電路圖案與已經(jīng)存在于對(duì)應(yīng)的關(guān)鍵特征數(shù)據(jù)庫中的已知問題電路圖案進(jìn)行比對(duì)。如果發(fā)現(xiàn)的問題電路圖案并不存在于數(shù)據(jù)庫中，便會(huì)將所發(fā)現(xiàn)的問題電路圖案儲(chǔ)存于數(shù)據(jù)庫中。

如上文中所述，用于發(fā)現(xiàn)未知問題電路圖案的方法可以被使用在新技術(shù)節(jié)點(diǎn)或制造產(chǎn)在線的初始鑒定中。該方法亦可以在被應(yīng)用于制造半導(dǎo)體元件的初始沖刺階段中，藉此在昂貴且耗時(shí)的制造循環(huán)開始之前發(fā)現(xiàn)并且修復(fù)芯片設(shè)計(jì)布局中的問題電路圖案。本方法亦可以被使用來發(fā)現(xiàn)芯片設(shè)計(jì)布局修改版本中的未知問題電路圖案。候選電路圖案可以從芯片設(shè)計(jì)布局的修改版本中的修改部分中擷取出來。當(dāng)產(chǎn)線準(zhǔn)備好要制造新的半導(dǎo)體元件時(shí)，本方法亦可以用來幫助發(fā)現(xiàn)新半導(dǎo)體元件的芯片設(shè)計(jì)布局中可能存在的未知問題電路圖案。

在此值得一提的是，本發(fā)明圖2中所示的統(tǒng)計(jì)模型創(chuàng)建器202以及基于 統(tǒng)計(jì)模型的預(yù)測(cè)器203可以由具有一個(gè)以上的計(jì)算器處理器與內(nèi)存元件配置來執(zhí)行程序命令的計(jì)算器系統(tǒng)，利用設(shè)計(jì)來執(zhí)行統(tǒng)計(jì)模型與預(yù)測(cè)的程序命令所實(shí)現(xiàn)。統(tǒng)計(jì)模型創(chuàng)建器202以及基于統(tǒng)計(jì)模型的預(yù)測(cè)器203亦可以為專門設(shè)計(jì)來執(zhí)行統(tǒng)計(jì)模型創(chuàng)建器202以及基于統(tǒng)計(jì)模型的預(yù)測(cè)器203所需的功能的硬件裝置。

以上所述僅為本發(fā)明的實(shí)施例及其應(yīng)用范例，當(dāng)不可用以限定本發(fā)明可實(shí)施的范圍，而任何熟知本領(lǐng)域的普通技術(shù)人員根據(jù)本文內(nèi)容所能完成的各種改良及變化，均應(yīng)視為不脫離本發(fā)明實(shí)質(zhì)內(nèi)容而涵蓋于權(quán)利要求中。凡是利用本文內(nèi)容及所附圖式而達(dá)成的等效結(jié)構(gòu)，不論是直接或間接應(yīng)用于此技術(shù)或其他相關(guān)技術(shù)領(lǐng)域，均應(yīng)視為屬于本發(fā)明的權(quán)利要求范圍內(nèi)。