1.一種具有超低功率架構(gòu)的裝置，所述裝置包括：
第一電源軌，其中，多個子系統(tǒng)由所述第一電源軌供電；以及
第二電源軌，其中，多個自主子系統(tǒng)由所述電源軌供電，其中，所述第二電源軌常通、始終可用并且為低功率。
2.如權(quán)利要求1所述的裝置，其中，所述裝置是片上系統(tǒng)。
3.如權(quán)利要求1所述的裝置，其中，所述自主子系統(tǒng)直接訪問所述裝置的存儲器。
4.如權(quán)利要求1所述的裝置，其中，由所述多個自主子系統(tǒng)進行的存儲器訪問不退出S0ix系統(tǒng)狀態(tài)。
5.如權(quán)利要求1所述的裝置，其中，自主子系統(tǒng)在深度S0ix睡眠狀態(tài)期間是活動的。
6.一種可操作用于提供多種電源狀態(tài)的功率管理集成電路(PMIC)，其中，所述功率管理集成電路用于將自主子系統(tǒng)從睡眠狀態(tài)轉(zhuǎn)換至活動狀態(tài)，并且其中，當?shù)诙酉到y(tǒng)仍然保持在所述睡眠狀態(tài)中時，所述自主子系統(tǒng)是活動的并且由低功率常通電源供電。
7.如權(quán)利要求6所述的功率管理集成電路，其中，所述低功率常通電源用于為到存儲器的非一致數(shù)據(jù)路徑供電。
8.如權(quán)利要求6所述的功率管理集成電路，其中，所述自主子系統(tǒng)在低功率使用情況期間使用非一致數(shù)據(jù)路徑來訪問存儲器。
9.如權(quán)利要求6所述的功率管理集成電路，其中，當所述自主子系統(tǒng)用于在到存儲器的一致數(shù)據(jù)路徑上提供一致數(shù)據(jù)時，所述功率管理集成電路用于將所述第二子系統(tǒng)從所述睡眠狀態(tài)移除。
10.如權(quán)利要求6所述的功率管理集成電路，其中，所述功率管理集成電路并不響應(yīng)于由所述自主子系統(tǒng)進行的非一致存儲器訪問而切換主功率軌。
11.一種用于提供超低功率架構(gòu)的方法，所述方法包括：
在移動片上系統(tǒng)上啟用到存儲器的第一路徑，其中，所述到存儲器的第一路徑由主功率軌供電；以及
在所述移動片上系統(tǒng)上啟用到存儲器的第二路徑，其中，所述到存儲器的路徑由第二低功率常通電源軌供電。
12.如權(quán)利要求11所述的方法，其中，所述到存儲器的第一路徑是高帶寬、高等待時間數(shù)據(jù)路徑。
13.如權(quán)利要求11所述的方法，其中，到存儲器的第二路徑是低帶寬、低等待時間數(shù)據(jù)路徑。
14.如權(quán)利要求11所述的方法，其中，自主子系統(tǒng)使用所述到存儲器的第二路徑來訪問所述存儲器，而無需第二子系統(tǒng)退出S0ix系統(tǒng)狀態(tài)。
15.一種具有超低功率架構(gòu)的裝置，所述裝置包括：
用于向所述裝置的存儲器設(shè)備供電的第一裝備；以及
用于向所述裝置的所述存儲器設(shè)備供電的第二裝備，其中，所述第二裝備常通并且為低功率。
16.如權(quán)利要求15所述的裝置，其中，多個自主子系統(tǒng)由用于供電的所述第二裝備來供電。
17.如權(quán)利要求15所述的裝置，其中，用于供電的所述第二裝備用于為到存儲器的常通、始終可用的、低帶寬且低等待時間的數(shù)據(jù)路徑供電。
18.如權(quán)利要求15所述的裝置，其中，由所述多個自主子系統(tǒng)進行的存儲器訪問不退出S0ix系統(tǒng)狀態(tài)。
19.如權(quán)利要求15所述的裝置，其中，自主子系統(tǒng)在深度S0ix睡眠狀態(tài)期間是活動的。
20.如權(quán)利要求15所述的裝置，包括：
從所述多個自主子系統(tǒng)到存儲器子系統(tǒng)的一致數(shù)據(jù)路徑；以及
從所述多個自主子系統(tǒng)到存儲器子系統(tǒng)的非一致數(shù)據(jù)路徑。
21.一種具有超低功率架構(gòu)的系統(tǒng)，所述系統(tǒng)包括：
顯示器；
無線電；
存儲器，用于存儲指令并且通信地耦合至所述顯示器；
處理器，通信地耦合至所述無線電和所述存儲器；
第一電源軌，其中，多個子系統(tǒng)由所述第一電源軌供電；以及
第二電源軌，其中，多個自主子系統(tǒng)由所述第二電源軌供電，其中，所述第二電源軌是常通且始終可用的。
22.如權(quán)利要求21所述的系統(tǒng)，其中，所述自主子系統(tǒng)經(jīng)由到存儲器的低等待時間、低帶寬路徑直接訪問所述存儲器。
23.如權(quán)利要求21所述的系統(tǒng)，其中，由所述多個自主子系統(tǒng)進行的存儲器訪問不退出S0ix系統(tǒng)狀態(tài)。
24.如權(quán)利要求21所述的系統(tǒng)，其中，由所述第二電源軌供電的自主子系統(tǒng)在深度S0ix睡眠狀態(tài)期間是活動的，在所述深度S0ix睡眠狀態(tài)下，所述第一電源軌被斷電。
25.如權(quán)利要求21所述的系統(tǒng)，包括：
由所述第一電源軌供電的從所述多個自主子系統(tǒng)到存儲器子系統(tǒng)的一致數(shù)據(jù)路徑；以及
由所述第二電源軌供電的從所述多個自主子系統(tǒng)到存儲器子系統(tǒng)的非一致數(shù)據(jù)路徑。