專利名稱：嵌埋電容元件的電路板結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種嵌埋電容元件的電路板結(jié)構(gòu)及其制法，尤指一種 嵌埋電容元件的核心板結(jié)構(gòu)及其制造方法，以增加電路板線路布局的 彈性。
背景技術(shù)：
由于半導(dǎo)體制程的進步，以及半導(dǎo)體芯片上電性功能的不斷提升， 使得半導(dǎo)體裝置的發(fā)展走向高度積集化。但是半導(dǎo)體裝置的積集化， 封裝構(gòu)造的接腳數(shù)目亦隨著增加，而由于接腳數(shù)目與線路布設(shè)的增多， 導(dǎo)致噪聲亦隨之增大。因此， 一般為消除噪聲或作電性補償，于半導(dǎo) 體封裝結(jié)構(gòu)中增加被動元件，如電阻元件、電容材料與電感元件，以 消除噪聲與穩(wěn)定電路，以使得所封裝的半導(dǎo)體芯片達到電性特性的要 求。
為符合半導(dǎo)體封裝件輕薄短小的發(fā)展趨勢，在現(xiàn)有方法中，利用
表面黏著技術(shù)(Surface Mount Technology; SMT)，將該多個被動元 件整合至基板上的半導(dǎo)體芯片與焊接區(qū)域間的區(qū)域。然而，隨著半導(dǎo) 體裝置內(nèi)單位面積上輸出/輸入連接端數(shù)量的增加，焊線數(shù)量亦隨之提 升；再者， 一般被動元件高度(約0.8毫米)高于半導(dǎo)體芯片高度(約0.55
毫米)，如欲避免焊線觸及被動元件造成短路，使該焊線需拉高并橫越 該被動元件的正上方，增加焊接困難度。此外，該技術(shù)將被動元件通 過焊黏劑(Solderpaste)固接至基板預(yù)設(shè)焊接位置后，實施膠體封裝時， 于高溫環(huán)境下注入熔融封裝樹脂，此時作業(yè)溫度(175t:)與該被動元件 固接使用的焊黏劑融化溫度(183")接近，該焊結(jié)劑呈現(xiàn)半熔融軟化狀 態(tài)，容易導(dǎo)致所述的被動元件于注膠后遭受該熔融封裝樹脂模流(Mold flow)應(yīng)力沖擊，造成所述的被動元件偏移該預(yù)設(shè)焊接位置，降低導(dǎo)電
品質(zhì)甚而引發(fā)短路。
基于上述問題，近來有許多研究利用壓合的方式，將高介電材料 壓合于銅層間并制作線路以形成電容元件。如圖1C所示，為一種利用壓 合方式形成電容元件的結(jié)構(gòu)剖視圖。如圖la所示，其制法主要提供一金 屬層IO，于該金屬層10上形成一高介電系數(shù)材料層11及另一金屬層12， 再于該金屬層10上形成一介電層13，以作為具有嵌埋電容元件的承載 板l。如圖lb所示，提供一具有介電層20及其表面具有線路層21的核心 板2，將該核心板2的上下表面與相對的承載板1壓合，再于該承載板l 鉆孔，并于金屬層10形成圖案化線路層101與導(dǎo)電盲孔102，即形成如 圖lc所示的一種嵌埋電容元件的電路板結(jié)構(gòu)。此種結(jié)構(gòu)中，其缺點主要 是在制程中壓合對位的困難性，必須要在一片板材(panel)上鉆孔 (drilling)形成工具孔(tooling hole)，以與插梢(pin)定位，例如利用4組 插梢一工具孔來對位。在此，鉆孔時會有誤差產(chǎn)生，壓合時的對位又 會有誤差，因此，在此方法中，雖然不同于現(xiàn)有以表面黏著技術(shù)的方 式將電容元件置于基板，但仍然存在著對位的困難性，因此會造成無 法提升良率的問題，同時制程上也較繁雜，造成成本的浪費。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于克服現(xiàn)有技術(shù) 的不足與缺陷，提出一種嵌埋電容元件的電路板結(jié)構(gòu)及其制法，可增 加電路板線路布局的靈活性。
本發(fā)明的又一目的在于，提出一種嵌埋電容元件的電路板結(jié)構(gòu)及 其制法，以避免現(xiàn)有的表面黏著技術(shù)中，其電容元件受高溫與模流影 響而偏位，甚而發(fā)生短路的現(xiàn)象。
本發(fā)明的再一目的在于，提出一種嵌埋電容元件的電路板結(jié)構(gòu)及 其制法，以避免另一現(xiàn)有制程中，鉆孔與壓合對位時的誤差，得以提 升良率，同時也簡化制程，節(jié)省成本。 為達上述目的，本發(fā)明提供一種嵌埋電容元件的電路板結(jié)構(gòu)，其 包括有一核心板，該核心板具有介電層，且該介電層具有第一表面與 第二表面；至少一高介電系數(shù)材料層，形成于該介電層內(nèi)，該高介電 系數(shù)材料層具有一表面與該介電層的第二表面齊平，且具有至少一第 一電極板，形成于該高介電系數(shù)材料層的另一表面；第一線路層，形 成于該介電層的第一表面；第二線路層，形成于該介電層的第二表面， 且該第二線路層相對于該第一電極板具有一第二電極板；以及至少一
第一導(dǎo)電盲孔，形成于該第一電極板上端，并與該第一線路層電性連 接。
在本發(fā)明的電路板結(jié)構(gòu)中，該第二線路層還包括一導(dǎo)電線路，電 性連接該第二電極板。
又上述的結(jié)構(gòu)還包括至少一第二導(dǎo)電盲孔或至少一導(dǎo)電通孔貫穿 該介電層，該第二導(dǎo)電盲孔或?qū)щ娡纂娦赃B接至該第一線路層與該 第二線路層。
為達上述目的，依上述的結(jié)構(gòu)，本發(fā)明還提供一種嵌埋電容元件 的電路板的制作方法，例如包括下述但不限于此的步驟， 一種嵌埋電 容元件的電路板制法，其包括提供一承載板，于其部分表面形成至 少一高介電系數(shù)材料層，且于該高介電系數(shù)材料層表面形成第一電極 板；于形成有第一電極板的承載板表面壓合一介電層；于該介電層內(nèi) 相對于該第一電極板形成至少一第一盲孔；于該介電層的第一表面與 該第一盲孔內(nèi)形成第一線路層與第一導(dǎo)電盲孔；以及于該介電層的第 二表面形成第二線路層，使該第二線路層相對于該第一電極板形成有 第二電極板。
前述的制法中，其中該第二線路層還包括一導(dǎo)電線路，電性連接 至該第二電極板。其中該第一導(dǎo)電盲孔電性連接至該第一線路層與該
第一電極板。
前述的制法中還包括形成至少一第二導(dǎo)電盲孔或至少一導(dǎo)電通孔 貫穿該介電層，該第二導(dǎo)電盲孔或?qū)щ娡纂娦赃B接至該第一線路層 與該第二線路層。
本發(fā)明所提供的為一核心板的結(jié)構(gòu)與制法，因此，還可包括在其 兩側(cè)形成一增層結(jié)構(gòu)，以形成一多層電路板，可供應(yīng)用于覆晶式(Flip Chip)或打線式(Wire Bonding)的半導(dǎo)體封裝基板，由此增加電路板線路 布局靈活性。
另外，本發(fā)明利用形成于電路板內(nèi)部的電容結(jié)構(gòu)及其制法，可以 避免現(xiàn)有的表面黏著技術(shù)中，其電容元件受高溫與模流影響而偏位， 甚而發(fā)生短路的現(xiàn)象。且本發(fā)明可以避免另一現(xiàn)有制程中，鉆孔與壓 合對位時的得以避免對位誤差的問題，以提升良率，同時也簡化制程， 節(jié)省成本。


圖la至lc為現(xiàn)有的利用壓合方式形成電容元件的電路板結(jié)構(gòu)的制 法的剖視圖2a至2f為本發(fā)明的一種嵌埋電容元件的電路板結(jié)構(gòu)的制法第一 實施例的剖面視圖3a至3f，為本發(fā)明的一種嵌埋電容元件的電路板結(jié)構(gòu)的制法第 二實施例的剖面視圖。
圖中符號說明
I 承載板 10，12 金屬層 101 線路層 102 導(dǎo)電盲孔
II 高介電系數(shù)材料層 13,20 介電層 2，3 核心板 21 線路層
30承載板301第二線路層
302第二電極板303導(dǎo)電線路
31高介電系數(shù)材料層32電極層
33第一電極板34介電層
340第一表面341第二表面
360第一盲孔361第二盲孔
37金屬層370第一導(dǎo)電盲孔
371第二導(dǎo)電盲孔372第一線路層
38通孔381導(dǎo)電通孔
4增層結(jié)構(gòu)400介電層
401線路層402導(dǎo)電盲孔
403連接墊防焊層
50開孔
具體實施例方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功
效。本發(fā)明亦可通過其它不同的具體實施例加以施行或應(yīng)用，本說明 書中的各項細節(jié)亦可基于不同觀點與應(yīng)用，在不悖離本發(fā)明的精神下 進行各種修飾與變更。
本發(fā)明的各實施例中所述的圖式均為簡化的示意圖。所述的圖標 僅顯示與本發(fā)明有關(guān)的元件，其所顯示支元件非為實際實施時的態(tài)樣， 其實際實施時的元件數(shù)目、形狀等比例為一選擇性的設(shè)計，且其元件 布局型態(tài)可能更復(fù)雜。
制法實施例l
請參考圖2a，首先，提供一承載板30，其可為一金屬板，于該承 載板30的一表面利用濺鍍、涂布或印刷的任一方式形成至少一高介電 系數(shù)材料層31，該高介電系數(shù)材料的介電系數(shù)為40 4000，且其材料為
高分子材料、陶瓷材料、陶瓷粉末填充的高分子或其類似物的混合物
所構(gòu)成，例如可為鈦酸鋇(Barium-tianate)、 鈦酸鋯鉛 (Lead-Zirconate-tianate)及無定形氫化碳(Amorphous hydrogenated carbon)所構(gòu)成群組的其中一者散布于黏結(jié)劑(Binder)中所形成。再于該 高介電系數(shù)材料層31的表面亦以濺鍍、涂布或印刷的任一方式形成一 電極層32，該電極層32使用的材料為銅膏或銀膏之任一。然后經(jīng)過高 溫燒結(jié)以使該高介電系數(shù)材料層31與該電極層32致密化。
接著，由于該電極層32在經(jīng)過高溫燒結(jié)后導(dǎo)致厚度不足，因此， 再于燒結(jié)后的該電極層32表面以無電電鍍、物理氣相沉積或化學(xué)氣相 沉積之一的方式形成一增厚層，作為第一電極板33。該增厚層為銅、 錫、鎳、鉻、鈦、銅-鉻合金以及錫-鉛合金中所組成的群組之一。
然后，如圖2b所示，于形成有該第一電極板33的該承載板30表面 壓合一介電層34。該介電層選自ABF(Ajinomoto Build-up Film )、 BCB (Benzocyclo-buthene)、 LCP (Liquid Crystal Polymer) 、 PI (Poly匿imide)、 PPE (Poly (phenylene ether)) 、 PTFE (Poly (tetra-fluoroethylene))、 FR4、 FR5、 BT (Bismaleimide Triazine)、芳香尼龍(Aramide)等感光或非感光 有機樹脂，或亦可混合環(huán)氧樹脂與玻璃纖維等材質(zhì)所組成的群組。
接著，如圖2c所示，于該介電層34內(nèi)以激光燒孔方式形成第一盲 孔360與第二盲孔361，其中該第一盲孔360相對于該第一電極板33，該 第二盲孔361則貫穿該介電層34。
再如圖2d及2d'所示，于該介電層34的第一表面340及第一盲孔360 與第二盲孔361的內(nèi)壁可經(jīng)由無電電鍍的方式先形成一導(dǎo)電層(seed
layer)(未圖標)，其作為后續(xù)電鍍制程所需的電流傳導(dǎo)路徑，經(jīng)電鍍形 成一金屬層37，以及形成第一導(dǎo)電盲孔370與第二導(dǎo)電盲孔371。在此， 圖2d與2d'的不同在于圖2d的第一導(dǎo)盲電孔370與第二導(dǎo)電盲孔371未填 滿金屬，圖2d'的第一導(dǎo)盲電孔370與第二導(dǎo)電盲孔371電鍍填滿金屬。
最后，如圖2e及2e'所示，于該介電層34的兩側(cè)表面可利用蝕刻的 方式將該金屬層37與該承載板30分別形成第一線路層372與第二線路 層301，其中該第二線路層301相對于該第一電極板33具有一第二電極 板302，如此該第一電極板33與該第二電極板302及夾于其中的該高介 電系數(shù)材料層31作為一電容的結(jié)構(gòu)，即完成一種嵌埋電容元件的核心 板3結(jié)構(gòu)。另外，該承載板30可于形成線路前先經(jīng)過薄化。
上述線路層的制法，還包括另一方式，其主要不同為以電鍍形 成第一線路層372與第二線路層301。參考圖2c所示，將該承載板30去除 (未圖標)以露出該介電層34的第二表面341。于該介電層34的第一表面 340、第二表面341、第一盲孔360與第二盲孔361的內(nèi)壁可經(jīng)由無電電 鍍的方式先形成一導(dǎo)電層(seedlayer)(未圖標)，并于形成一圖案化電鍍 阻層(未圖標)后，以電鍍方式形成圖案化第一線路層372、第二線路層 301、第一導(dǎo)電盲孔370與第二導(dǎo)電盲孔371，如圖2e及2e'所示，即完成 一種嵌埋電容元件的核心板3結(jié)構(gòu)。
再者，如圖2f、 2f所示，所制成的一種嵌埋電容元件的核心板3 結(jié)構(gòu)，在此核心板3兩側(cè)表面可分別利用增層技術(shù)形成增層結(jié)構(gòu)4，且 該增層結(jié)構(gòu)4具有至少一介電層400、至少一線路層401、多個導(dǎo)電盲 孔402與多個連接墊403;又于該增層結(jié)構(gòu)4的表面上形成一防焊層5， 該防焊層5具有多個開孔50以外露出該增層結(jié)構(gòu)4的連接墊403。
上述的制法，其中介電層34亦可為表面具一金屬薄層(未圖標)的介 電層，例如為背膠銅箔(RCC)。
制法實施例2
本發(fā)明的第二制法實施例，如圖3a至3f所示，其與制法實施例l大 致上相同，但不同的是，本實施例的結(jié)構(gòu)中，以導(dǎo)電通孔381電性連接 該第一線路層372與該第二線路層301。
請參考圖3c至3f，與第二實施例不同之處在于，以機械鉆孔形成 通孔3S，以及形成導(dǎo)電通孔381。形成導(dǎo)電通孔381為現(xiàn)有技術(shù)，故不 贅述。在此，圖3d至3f與圖3d'至3f的不同在于圖3d至3f的第一導(dǎo)盲電 孔370與導(dǎo)電通孔381未填滿金屬，圖3d'至3f的第一導(dǎo)盲電孔370與導(dǎo) 電通孔381電鍍填滿金屬。
結(jié)構(gòu)實施例
本發(fā)明還提供一種嵌埋電容元件的電路板結(jié)構(gòu)，尤指一種嵌埋電 容元件的核心板結(jié)構(gòu)，請參考圖2e、 2e'、 3e與3e'，其包括有一核心板 3，該核心板3具有介電層34，且該介電層34具有第一表面340與第二表 面341;至少一高介電系數(shù)材料層31，形成于該介電層34內(nèi)，該高介電 系數(shù)材料層31具有一表面與該介電層34的第二表面341齊平，且具有至 少一第一電極板33，形成于該高介電系數(shù)材料層31的另一表面；第一 線路層372，形成于該介電層34的第一表面340;第二線路層301，形成 于該介電層34的第二表面341，且該第二線路層301相對于該第一電極 板33具有一第二電極板302;以及至少一第一導(dǎo)電盲孔370，形成于該 第一電極板33上端，并與該第一線路層372電性連接。
上述的該核心板3結(jié)構(gòu)，其中該第二線路層301還包括一導(dǎo)電線路 303，電性連接至該第二電極板302。且其中具有至少一第二導(dǎo)電盲孔 371(圖2e、 2e')或者至少一導(dǎo)電通孔381(圖3e、 3e')貫穿該介電層34，該 第二導(dǎo)電盲孔371或者該導(dǎo)電通孔38電性連接該第一線路層372與該 第二線路層301。
再者，如圖2f、 2f、 3f與3f所示，所制成的一種嵌埋電容元件的 核心板3結(jié)構(gòu)，于該心板3兩側(cè)表面可分別利用增層技術(shù)形成增層結(jié)構(gòu) 4，且該增層結(jié)構(gòu)4具有至少一介電層400、至少一線路層401、多個導(dǎo) 電盲孔402與多個連接墊403;又于該增層結(jié)構(gòu)4的表面上形成一防焊層 5，該防焊層5具有多個開孔50，以顯露出該增層結(jié)構(gòu)4的連接墊403。
綜上所述，本發(fā)明的一種嵌埋電容元件的電路板結(jié)構(gòu)，由于嵌埋 電容元件于核心板中，因回避線路密集區(qū)而可增加基板線路布局的靈 活性。同時，本發(fā)明利用在承載板上制作電容元件，再以盲孔或通孔 導(dǎo)通電性，得以避免對位誤差的問題。
上述實施例僅為了方便說明而舉例，本發(fā)明所主張的權(quán)利范圍自 應(yīng)以權(quán)利要求書所述為準，而非僅限于上述實施例。
權(quán)利要求
1.一種嵌埋電容元件的電路板結(jié)構(gòu)，其特征在于，包含一核心板，該核心板具有介電層，且該介電層具有第一表面與第二表面；至少一高介電系數(shù)材料層，形成于該介電層內(nèi)，該高介電系數(shù)材料層具有一表面與該介電層的第二表面齊平，且具有至少一第一電極板，形成于該高介電系數(shù)材料層的另一表面；第一線路層，形成于該介電層的第一表面；第二線路層，形成于該介電層的第二表面，且該第二線路層相對于該第一電極板具有一第二電極板；以及至少一第一導(dǎo)電盲孔，形成于該第一電極板上端，并與該第一線路層電性連接。
2. 如權(quán)利要求l所述的嵌埋電容元件的電路板結(jié)構(gòu)，其中，該第 二線路層還包括一導(dǎo)電線路，電性連接至該第二電極板。
3. 如權(quán)利要求l所述的嵌埋電容元件的電路板結(jié)構(gòu)，還包括至少 一第二導(dǎo)電盲孔貫穿該介電層，該第二導(dǎo)電盲孔電性連接該第一線路 層與該第二線路層。
4. 如權(quán)利要求l所述的嵌埋電容元件的電路板結(jié)構(gòu)，還包括至少 一導(dǎo)電通孔貫穿該介電層，該導(dǎo)電通孔電性連接該第一線路層與該第 二線路層。
5. 如權(quán)利要求l所述的嵌埋電容元件的電路板結(jié)構(gòu)，其中，該第 一電極板為銅、錫、鎳、鉻、鈦、銅-絡(luò)合金以及錫-鉛合金中所組成的 群組之一。
6. 如權(quán)利要求l所述的嵌埋電容元件的電路板結(jié)構(gòu)，還包括形成于該核心板的兩側(cè)的一增層結(jié)構(gòu)，該增層結(jié)構(gòu)具有至少一介電層、至 少一線路層、多個導(dǎo)電盲孔與多個連接墊。
7. 如權(quán)利要求6的嵌埋電容元件的電路板結(jié)構(gòu)，還包括于該增層結(jié)構(gòu)的表面形成一防焊層，且該防焊層具有多個開孔，以顯露出該增 層結(jié)構(gòu)的連接墊。
8. —種嵌埋電容元件的電路板制法，其特征在于，包括步驟 提供一承載板，于其一表面的部分形成至少一高介電系數(shù)材料層，且于該高介電系數(shù)材料層表面形成第一電極板；于形成有第一電極板的承載板表面壓合一介電層；于該介電層內(nèi)相對于該第一電極板形成至少一第一盲孔；于該介電層的第一表面與該第一盲孔內(nèi)形成第一線路層與第一導(dǎo)電盲孔；以及于該介電層的第二表面形成第二線路層，使該第二線路層相對于 該第一電極板形成有第二電極板。
9. 如權(quán)利要求8所述的制法，其中，該承載板為金屬板或陶瓷板 其中之一。
10. 如權(quán)利要求9所述的制法，其中，該承載板若為金屬板，于形 成該第二線路層前，可先進行厚度薄化。
11. 如權(quán)利要求10所述的制法，其中，該第二線路層以蝕刻方式 形成。
12. 如權(quán)利要求8所述的制法，其中，該第一線路層經(jīng)由無電電鍍 的方式先形成一導(dǎo)電層，并以電鍍方式形成金屬層，再經(jīng)蝕刻方式形 成。
13. 如權(quán)利要求9所述的制法，其中，該承載板于形成該第二線路 層前被去除以露出該介電層的第二表面。
14. 如權(quán)利要求13所述的制法，其中，該第一線路層與該第二線路層經(jīng)由無電電鍍的方式先形成一導(dǎo)電層，并于形成一圖案化電鍍阻 層后，以電鍍方式形成。
15. 如權(quán)利要求8所述的制法，其中，該第二線路層還包括一導(dǎo)電 線路，電性連接至該第二電極板。
16. 如權(quán)利要求8所述的制法，其中，該第一電極板以無電電鍍、 物理氣相沉積或化學(xué)氣相沉積之一的方式形成一增厚層，作為該第一 電極板。
17. 如權(quán)利要求16所述的制法，于形成該第一電極板之前，還包 括于該高介電系數(shù)材料層表面以濺鍍、涂布或印刷之一的方式形成一 電極層。
18. 如權(quán)利要求8所述的制法，其中，該第一導(dǎo)電盲孔電性連接該 第一線路層與該第一電極板。
19. 如權(quán)利要求8所述的制作方法，還包括形成至少一第二導(dǎo)電盲 孔貫穿該介電層，該第二導(dǎo)電盲孔電性連接該第一線路層與該第二線 路層。
20. 如權(quán)利要求8所述的制法，還包括形成至少一導(dǎo)電通孔貫穿該 介電層，該導(dǎo)電通孔電性連接該第一線路層與該第二線路層。
21. 如權(quán)利要求8所述的制法，還包括于該電路板的兩側(cè)形成一增 層結(jié)構(gòu)，該增層結(jié)構(gòu)具有至少一介電層、至少一線路層、多個導(dǎo)電盲孔與多個連接墊。
22.如權(quán)利要求21所述的制法，還包括于該增層結(jié)構(gòu)的表面形成 一防焊層，且該防焊層具有多個開孔，以顯露出該增層結(jié)構(gòu)的連接墊。
全文摘要
本發(fā)明涉及一種嵌埋電容元件的電路板結(jié)構(gòu)及其制法，其包括有一核心板，該核心板具有介電層，該介電層具有第一表面與第二表面；至少一高介電系數(shù)材料層，形成于該介電層內(nèi)，該高介電系數(shù)材料層具有一表面與該介電層的第二表面齊平，且具有至少一第一電極板，形成于該高介電系數(shù)材料層的另一表面；第一線路層，形成于該介電層的第一表面；第二線路層，形成于該介電層的第二表面，該第二線路層相對于該第一電極板具有一第二電極板；以及至少一第一導(dǎo)電盲孔，形成于該第一電極板上端，并與該第一線路層電性連接。本發(fā)明可以增加電路板線路布局靈活性；又其制法可以避免現(xiàn)有制程中鉆孔與壓合對位時的誤差，以提升良率并且節(jié)省制造成本。
文檔編號H05K3/32GK101364587SQ20071014083
公開日2009年2月11日 申請日期2007年8月10日 優(yōu)先權(quán)日2007年8月10日
發(fā)明者楊智貴, 連仲城 申請人:全懋精密科技股份有限公司