本發(fā)明屬于航空航天領(lǐng)域，具體地，涉及一種面向衛(wèi)星有效載荷控制與處理系統(tǒng)。

背景技術(shù)：

專利公開號為CN103744754A(公開日為2014年4月23日)的中國發(fā)明專利公開了一種抗輻射加固并行星載計算機系統(tǒng)及其使用方法。該方法通過三塊DSP(數(shù)字信號處理)芯片和四塊FPGA(現(xiàn)場可編程門陣列)芯片實現(xiàn)。該系統(tǒng)由一個系統(tǒng)控制單元和三個相同的子系統(tǒng)構(gòu)成，所述系統(tǒng)控制單元在一塊FPGA上實現(xiàn)，每個子系統(tǒng)由一個DSP和一塊FPGA組成，并與系統(tǒng)控制單元相連。該系統(tǒng)采用“二并行加一備份”的結(jié)構(gòu)，兩個DSP并行處理星載任務，另外一個DSP作為備份，當并行工作的DSP出現(xiàn)不可恢復故障時，備份DSP替換故障DSP。該方法的缺點主要是存在單點。該發(fā)明實施的抗輻射加固并行星載計算機系統(tǒng)如圖2所示，系統(tǒng)控制單元為單點，從而降低了整個系統(tǒng)的可靠性。

專利公開號為CN103473156A(公開日為2013年12月25日)的中國發(fā)明專利公開了一種基于實時操作系統(tǒng)的星載計算機三級熱備份容錯方法。該方法基于實時操作系統(tǒng)的星載計算機三機熱備份容錯方法，首先構(gòu)建三臺裝有相同實時操作系統(tǒng)的計算機。在每個控制周期中，每臺單機都通過三機之間的數(shù)據(jù)交換獲取另外兩機的數(shù)據(jù)。然后按照本機和另一機、本機和第三機、另一機和第三機共三種情況進行比較，再根據(jù)數(shù)據(jù)比對結(jié)果是否一致，結(jié)合單機是否發(fā)生過復位、“切機命令字”是否有效等因素，設置本機是否健康的標志。三臺單機同步運行，三機的對外輸出控制狀態(tài)相同，由當班機負責最終的對外輸出。在故障處理時，由于三臺單機均同步運行，當班機切換時不需要再獲取狀態(tài)，所以故障恢復時間短，實時性高，在切換過程中系統(tǒng)控制不存在間隙，系統(tǒng)控制可以平穩(wěn)過渡，實現(xiàn)了系統(tǒng)的自主重構(gòu)。該方法主要從軟件角度對說明了星載計算機的容錯方法。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種面向衛(wèi)星有效載荷控制與處理系統(tǒng)，其具有較高的可靠性和抗輻射指標，具有較強的抗單粒子效應能力和單粒子效應保護功能，實現(xiàn)了同等功能下體積和功耗的大大減小，支持實時操作系統(tǒng)及多種載荷常用通信接口、控制接口，具備控制、通信、遙測、冗余備份、應用軟件上注等功能。

根據(jù)本發(fā)明的一個方面，提供一種面向衛(wèi)星有效載荷控制與處理系統(tǒng)，其特征在于，其包括：

電源模塊，用于將28V一次電源轉(zhuǎn)換為正5V電源供其他功能模塊使用并根據(jù)外部指令實現(xiàn)冷熱切換，所述電源模塊的內(nèi)部為冗余設計；

第一控制模塊，與所述電源模塊相連，用于負責面向衛(wèi)星有效載荷控制與處理系統(tǒng)的控制實現(xiàn)；

第二控制模塊，與所述電源模塊相連，用于負責面向衛(wèi)星有效載荷控制與處理系統(tǒng)的控制實現(xiàn)；

主處理模塊，與所述第一控制模塊、第二控制模塊相連，用于進行數(shù)字信號的綜合處理及冷熱備份；

第一預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第一預處理模塊由一個DSP電路和一個AD電路組成；

第二預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第二預處理模塊由一個DSP電路和一個AD電路組成；

第三預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第三預處理模塊由一個DSP電路和一個AD電路組成。

優(yōu)選地，所述電路模塊包括第一繼電器、第二繼電器、第三繼電器、第四繼電器、第五繼電器、第六繼電器、第一濾波器、第二濾波器、第三濾波器、第一DC/DC模塊、第二DC/DC模塊、第三DC/DC模塊、第四DC/DC模塊、第五DC/DC模塊，第一繼電器與第一濾波器、第三濾波器相連，第二繼電器與第二濾波器、第三濾波器相連，第一濾波器與第一DC/DC模塊、第三DC/DC模塊相連，第二濾波器與第二DC/DC模塊、第四DC/DC模塊相連，第一DC/DC模塊、第二DC/DC模塊分別與第三繼電器相連，第三繼電器與第四繼電器相連，第四繼電器與所述第一控制模塊、第二控制模塊相連，第三DC/DC模塊、第四DC/DC模塊分別與第五繼電器相連，第五繼電器與第六繼電器相連，第六繼電器與所述主處理模塊相連，第三濾波器與第五DC/DC模塊相連，第五DC/DC模塊與所述第一預處理模塊、第二預處理模塊、第三預處理模塊相連。

優(yōu)選地，所述第一控制模塊包括第一CPU、第一SRAM模塊、第一PROM模塊、第一FLASH模塊、第一時鐘模塊、第一總線隔離模塊、第一CAN總線、第一LVDS總線、第一OC門輸出控制模塊、第一遙測量接收模塊、第一指令輸出模塊，第一SRAM模塊、第一PROM模塊、第一時鐘模塊、第一FLASH模塊、第一總線隔離模塊分別與第一CPU相連，第一總線隔離模塊與第一CAN總線、第一LVDS總線、第一OC門輸出控制模塊、第一遙測量接收模塊、第一指令輸出模塊相連。

優(yōu)選地，所述第二控制模塊包括第二CPU、第二SRAM模塊、第二PROM模塊、第二FLASH模塊、第二時鐘模塊、第二總線隔離模塊、第二CAN總線、第二LVDS總線、第二OC門輸出控制模塊、第二遙測量接收模塊、第二指令輸出模塊，第二SRAM模塊、第二PROM模塊、第二時鐘模塊、第二FLASH模塊、第二總線隔離模塊分別與第二CPU相連，第二總線隔離模塊與第二CAN總線、第二LVDS總線、第二OC門輸出控制模塊、第二遙測量接收模塊、第二指令輸出模塊相連。

優(yōu)選地，所述第一CPU和第二CPU上分別設有一個引導軟件，所述引導軟件負責設備硬件初始化、上電自檢、數(shù)傳分系統(tǒng)和數(shù)管計算機通信交互，根據(jù)引導工作模式和星務計算機指令進行上載、存儲、加載引導。

優(yōu)選地，所述主處理模塊包括FPGA、第一DSP電路、第三SRAM模塊、第三PROM模塊，F(xiàn)PGA與第一DSP電路相連，第一DSP電路與第三SRAM模塊、第三PROM模塊相連。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果：本發(fā)明具有較高的可靠性和抗輻射指標，其中可靠性可達到3年末0.995；抗輻射指標為TID≥100kRad(Si)，具有較強的抗單粒子效應能力和單粒子效應保護功能，實現(xiàn)了同等功能下體積和功耗的大大減小，支持實時操作系統(tǒng)及多種載荷常用通信接口、控制接口，具備控制、通信、遙測、冗余備份、應用軟件上注等功能，單機整合數(shù)據(jù)計算和信號處理能力，專為中低軌衛(wèi)星有效載荷提供解決方案，以達到在中低軌道空間環(huán)境高效而可靠地管控有效載荷各資源。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯：

圖1為本發(fā)明的面向衛(wèi)星有效載荷控制與處理系統(tǒng)的結(jié)構(gòu)示意圖。

圖2為本發(fā)明面向衛(wèi)星有效載荷控制與處理系統(tǒng)的組成框圖。

圖3為本發(fā)明的電源模塊的結(jié)構(gòu)示意圖。

圖4為本發(fā)明的第一控制模塊的結(jié)構(gòu)示意圖。

圖5為本發(fā)明的第二控制模塊的結(jié)構(gòu)示意圖。

圖6為本發(fā)明的主處理模塊的結(jié)構(gòu)示意圖。

圖7為本發(fā)明的引導軟件的框架圖。

具體實施方式

下面結(jié)合具體實施例對本發(fā)明進行詳細說明。以下實施例將有助于本領(lǐng)域的技術(shù)人員進一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應當指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進。這些都屬于本發(fā)明的保護范圍。

如圖1以及圖3至圖7所示，本發(fā)明面向衛(wèi)星有效載荷控制與處理系統(tǒng)包括：

電源模塊，用于將28V一次電源轉(zhuǎn)換為正5V電源供其他功能模塊使用并根據(jù)外部指令實現(xiàn)冷熱切換，所述電源模塊的內(nèi)部為冗余設計；

第一控制模塊，與所述電源模塊相連，用于負責面向衛(wèi)星有效載荷控制與處理系統(tǒng)的控制實現(xiàn)；

第二控制模塊，與所述電源模塊相連，用于負責面向衛(wèi)星有效載荷控制與處理系統(tǒng)的控制實現(xiàn)；

主處理模塊，與所述第一控制模塊、第二控制模塊相連，用于進行數(shù)字信號的綜合處理及冷熱備份，所述主處理模塊可通過電源切換；

第一預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第一預處理模塊由一個DSP(數(shù)字信號處理)電路和一個AD(模數(shù)轉(zhuǎn)換)電路組成；

第二預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第二預處理模塊由一個DSP電路和一個AD電路組成；

第三預處理模塊，與所述主處理模塊相連，用于進行中頻信號的預處理及進行熱備份，所述第三預處理模塊由一個DSP電路和一個AD電路組成。

所述電路模塊包括第一繼電器、第二繼電器、第三繼電器、第四繼電器、第五繼電器、第六繼電器、第一濾波器、第二濾波器、第三濾波器、第一DC/DC(直流轉(zhuǎn)直流)模塊、第二DC/DC模塊、第三DC/DC模塊、第四DC/DC模塊、第五DC/DC模塊，第一繼電器與第一濾波器、第三濾波器相連，第二繼電器與第二濾波器、第三濾波器相連，第一濾波器與第一DC/DC模塊、第三DC/DC模塊相連，第二濾波器與第二DC/DC模塊、第四DC/DC模塊相連，第一DC/DC模塊、第二DC/DC模塊分別與第三繼電器相連，第三繼電器與第四繼電器相連，第四繼電器與所述第一控制模塊、第二控制模塊相連，第三DC/DC模塊、第四DC/DC模塊分別與第五繼電器相連，第五繼電器與第六繼電器相連，第六繼電器與所述主處理模塊相連，第三濾波器與第五DC/DC模塊相連，第五DC/DC模塊與所述第一預處理模塊、第二預處理模塊、第三預處理模塊相連，所述電路模塊通過各繼電器的開閉來實現(xiàn)冷熱切換。

所述第一控制模塊包括第一CPU(中央處理器)、第一SRAM(靜態(tài)隨機存取存儲器)模塊、第一PROM(可編程只讀存儲器)模塊、第一FLASH(動畫模塊)模塊、第一時鐘模塊、第一總線隔離模塊、第一CAN(控制器局域網(wǎng)絡)總線、第一LVDS(低電壓差分信號)總線、第一OC(集電極開路門)門輸出控制模塊、第一遙測量接收模塊、第一指令輸出模塊，第一SRAM模塊、第一PROM模塊、第一時鐘模塊、第一FLASH模塊、第一總線隔離模塊分別與第一CPU相連，第一總線隔離模塊與第一CAN總線、第一LVDS總線、第一OC門輸出控制模塊、第一遙測量接收模塊、第一指令輸出模塊相連。

所述第二控制模塊包括第二CPU、第二SRAM模塊、第二PROM模塊、第二FLASH模塊、第二時鐘模塊、第二總線隔離模塊、第二CAN總線、第二LVDS總線、第二OC門輸出控制模塊、第二遙測量接收模塊、第二指令輸出模塊，第二SRAM模塊、第二PROM模塊、第二時鐘模塊、第二FLASH模塊、第二總線隔離模塊分別與第二CPU相連，第二總線隔離模塊與第二CAN總線、第二LVDS總線、第二OC門輸出控制模塊、第二遙測量接收模塊、第二指令輸出模塊相連。

所述第一CPU和第二CPU上分別設有一個引導軟件，所述引導軟件負責設備硬件初始化、上電自檢、數(shù)傳分系統(tǒng)和數(shù)管計算機通信交互，根據(jù)引導工作模式和星務計算機指令進行上載、存儲、加載引導。

所述主處理模塊包括FPGA、第一DSP電路、第三SRAM模塊、第三PROM模塊，F(xiàn)PGA與第一DSP電路相連，第一DSP電路與第三SRAM模塊、第三PROM模塊相連。

本發(fā)明的重量為16KG(±0.5KG)，外形尺寸為210×332×262mm(公差：±1mm)，各模塊之間的信號互連由大底板及印制板連接器相連，控制計算機軟件部分包括引導軟件、粘合邏輯管理軟件和應用軟件，本發(fā)明適用于長壽命中低軌道衛(wèi)星，整機的系統(tǒng)結(jié)構(gòu)是可重構(gòu)的冷備份系統(tǒng)，即可由外部指令實現(xiàn)對該發(fā)明各相同功能模塊的主備份切換，可供切換的硬件資源有：電源模塊內(nèi)部的第一DC/DC模塊、第二DC/DC模塊、第三DC/DC模塊、第四DC/DC模塊、第五DC/DC模塊、第一控制模塊、第二控制模塊、主處理模塊、第一預處理模塊、第二預處理模塊、第三預處理模塊。

該發(fā)明的結(jié)構(gòu)形式為層疊式，每個模塊為一個盒子，所有模塊通過大底板及長螺桿組合在一起形成模塊組件，大底板在側(cè)面，插座安裝在機箱頂蓋板上，這樣有利于模塊的散熱及抗振性能，機箱表面進行陽極氧化處理。

第一控制模塊和第二控制模塊的內(nèi)存的分配及使用情況如下：

第一PROM模塊的內(nèi)存大小和第二PROM模塊的內(nèi)存大小都為192KB，都由六片32K×8位的芯片組成，分配在對用CPU的Boot PROM(根可編程支付內(nèi)存)內(nèi)存區(qū)間；

第一SRAM模塊的內(nèi)存大小和第二SRAM模塊的內(nèi)存大小都為2MB，都具有EDAC(錯誤檢測與糾正)功能，都由兩片512K×32位的芯片組成，其中一片芯片分配在對應的CPU的一個RAM(隨機存取存儲器)塊區(qū)間，另一塊芯片作為對應的SRAM模塊的EDAC校驗使用；

第一FLASH模塊的內(nèi)存大小和第二FLASH模塊的內(nèi)存大小都為2MB，都由一片512K×32位的芯片組成，F(xiàn)LASH模塊分區(qū)管理，存儲有多個軟件如控制軟件、主處理軟件、預處理軟件，每個軟件有多個版本。

第一控制模塊和第二控制模塊都具有復位功能，主要解決上電瞬間器件初始狀態(tài)的確定、電源電壓下降時器件的重新復位以及對控制計算機的外部復位。

第一CPU內(nèi)和第二CPU內(nèi)分別設有一個看門狗，看門狗是為軟件跑飛而設計，看門狗使能控制用于對對應的CPU內(nèi)的看門狗進行控制，防止發(fā)生“狗咬”問題?？撮T狗使能信號鎖存后送至TSC695F(一種芯片型號)的GPI(通用接口)口。

軟件啟動方式是為控制上電時的引導軟件是從PROM啟動、從FLASH啟動還是由軟件上載啟動，軟件啟動方式信號鎖存后送至TSC695F的GPI口。

應急控制包括應急使能控制以及應急指令狀態(tài)，應急信號經(jīng)整形以及鎖存后送至TSC695F的GPI口，同時應急指令信號中斷。

第一總線隔離模塊和第二總線隔離模塊都除了要完成對應總線數(shù)據(jù)的驅(qū)動與隔離，還要解決對應主份(上電狀態(tài))與對應備份(不上電狀態(tài))電路之間的潛通問題。

第一控制模塊和第二控制模塊內(nèi)部分別設有一個譯碼及控制電路，分別用于產(chǎn)生對應CPU、總線隔離模塊、PROM模塊、SRAM模塊等功能器件的譯碼信號、控制信號。

引導軟件用于完成以下功能：

完成硬件初始化、資源分配；

實現(xiàn)控制卡軟件的上載、引導及刪除功能；

軟件上載后，存放在可擦寫的對應的FLASH模塊中，該存儲器分為3個區(qū)間，分別存放控制卡應用軟件、主處理軟件和預處理軟件，為每個軟件分配的空間大小分別為256KB、64KB和64KB。

上載軟件通過對應的CAN總線分幀注入，每幀含有軟件塊信息，引導軟件根據(jù)軟件塊序號將上載的軟件存放到不同的位置中。當收到“軟件刪除”的指令后，根據(jù)參數(shù)將相應的軟件進行刪除。

本發(fā)明為中低軌衛(wèi)星有效載荷提供了高可靠長壽命的管理控制和信號處理解決方案，本發(fā)明通過宇航級器件和整機級的冷備份設計，支持實時操作系統(tǒng)，具備控制、通信、遙測、冗余備份、應用軟件上注等功能，實現(xiàn)了衛(wèi)星有效載荷的高可靠管理控制和信號處理。該發(fā)明旨在實現(xiàn)中低軌道空間環(huán)境要求下管理控制指令的接收與解析、系統(tǒng)的配置管理，并可提供處理、接口互聯(lián)等資源，通過上層軟件實現(xiàn)對有效載荷各設備資源間的管理控制、任務調(diào)度及重構(gòu)等功能；同時整合了多路信號處理功能，大大增強了單機的功能和性能。

綜上所述，本發(fā)明具有較高的可靠性和抗輻射指標，具有較強的抗單粒子效應能力和單粒子效應保護功能，實現(xiàn)了同等功能下體積和功耗的大大減小，支持實時操作系統(tǒng)及多種載荷常用通信接口、控制接口，具備控制、通信、遙測、冗余備份、應用軟件上注等功能。

以上對本發(fā)明的具體實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實質(zhì)內(nèi)容。