發(fā)生器102用于產生多個不同的采樣時鐘，包括第一采樣時鐘CLK_1和至 少一個第二采樣時鐘CLK_21 (或CLK_21-CLK_2N，為方便描述，可W將CLK_2N稱作第N采樣時 鐘），分別至該第一數模轉換器104W及該至少一個第二數模轉換器106_1(或106_1-106_ N)。更具體地，當該數模轉換裝置100被配置成僅具有一個第一數模轉換器(如一個主數模 轉換器)1〇4和一個第二數模轉換器(如一個副數模轉換器)106_1時，則該時鐘發(fā)生器102產 生一個第一采樣時鐘CLK_1至該第一數模轉換器104, W及產生一個第二采樣時鐘CLK_21至 該第二數模轉換器1〇6_1?；蛘?，當該數模轉換裝置100被配置成具有一個第一數模轉換器 (如一個主數模轉換器）1〇4和多個第二數模轉換器(如多個副數模轉換器）106_1-106_N(N 是大于1的正整數)時，則該時鐘發(fā)生器102產生一個第一采樣時鐘CLK_1至該第一數模轉換 裝置104，W及還分別產生多個第二時鐘信號CLK_21-CLK_2N至該多個第二數模轉換器106_ 1-106_N。第一數模轉換器104用于接收第一采樣時鐘CLK_1 W及數字輸入D_IN，W及根據該 第一采樣時鐘CLK_1，將該數字輸入D_IN轉換為第一模擬輸出A_l。至少一個第二數模轉換 器106_1(或106_1-106_N)用于接收與第一數模轉換器104相同的數字輸入0_^和與第一采 樣時鐘CLK_1不相同的至少一個第二采樣時鐘化K_21(或化K_21-&K_2N)，W及，根據所述 至少一個第二采樣時鐘CLK_21(或CLK_21-CLK_2N)，將所述數字輸入0_^轉換為至少一個 第二模擬輸出A_21(或A_21-A_2N)。組合電路108禪接于所述第一數模轉換器104和所述至 少一個第二數模轉換器1〇6_1(或106_1-106_N)，W及用于將所述第一模擬輸出A_1和所述 至少一個第二模擬輸出A_21(或A_21-A_2N)組合為組合模擬輸出A_OUT(即"組合模擬輸出" 是指組合第一模擬輸出和至少一個第二模擬輸出后所獲得的經組合的模擬輸出）。所述至 少一個第二數模轉換器1〇6_1(或106_1-106_N)可W具有所述第一數模轉換器104的復制 (duplicate)電路結構而僅它們的采樣時鐘輸入不相同。由于基于不同相位的采樣時鐘將 相同的數字輸入轉換為多個DAC輸出，因此，組合電路108中所述多個DAC輸出的組合將引入 需要的濾波器特性，該需要的濾波器特性用于圖像抑制。因此，通過適當地設計該多個采樣 時鐘，當產生所述組合模擬輸出A_OUT時可W減少非期望的圖像干擾(如至少在工作頻率周 圍的不需要的圖像）。此外，由于所述組合電路108中所述多個DAC輸出的組合將引入需要的 濾波器特性，因此，可W放寬后置DAC濾波器的要求。例如，可W使用第一階低通濾波器，W 降低濾波器設計復雜性W及生產成本。在優(yōu)選實施例中，當產生所述組合模擬輸出A_OUT 時，所述組合電路108還用于應用第一階低通濾波器。例如，所述組合電路108包括互阻抗放 大器(transimpedance ampl ifier，TIA)或由互阻抗放大器實現(xiàn)，該互阻抗放大器同樣表現(xiàn) 為后置DAC濾波器。
[0025] 為了更好地理解本發(fā)明的技術特性，下面將討論幾個典型的數模轉換裝置，其中 每個數模轉換裝置均使用本發(fā)明施例提供的圖1所示的圖像抑制DAC架構。
[0026] 請參照圖2,圖2是本發(fā)明實施例提供的一種數模轉換裝置的示意圖，該數模轉換 裝置使用本發(fā)明施例提供的圖1所示的圖像抑制DAC架構?；诒景l(fā)明施例提供的圖1所示 的圖像抑制MC架構，該典型的數模轉換裝置200包括:時鐘發(fā)生器202、多個數模轉換器(例 如，傳輸數模轉換器，transmit digital-t〇-analog converter，簡稱為TXDAC)204,206(為 方便描述，本實施例中的所述多個數模轉換器W2個為例，但值得說明的是，本發(fā)明對所述 多個數模轉換器的具體數量并不做任何限制，可W是1個、2個或2個W上，具體的可根據實 際需要進行設定）、W及互阻抗放大器208。使用包括有時鐘處理電路(clock processing circuit)212的時鐘發(fā)生器202來實現(xiàn)圖I中所示的時鐘發(fā)生器102。時鐘發(fā)生器202可W具 有用于產生采樣時鐘化K的內部時鐘源（圖2中未示出），其中，該采樣時鐘CLK具有采樣頻率 Fs(如900MHz)，或者，時鐘發(fā)生器202可W只是接收來自外部時鐘源（圖2中未示出）、具有所 述采樣頻率Fs的采樣時鐘CLK。所述時鐘處理電路212用于接收該采樣時鐘CLK，W及通過對 該采樣時鐘化K進行處理來產生另一采樣時鐘。在本實施例中，時鐘處理電路212可W包括 反相器（inverter) 214,該反相器用于使該采樣時鐘化K反轉（invert)從而產生另一采樣時 鐘趕志，其中，采樣時鐘CLK和瓦忘具有相同的頻率(如Fs )，但相位不相同。更具體來地，由 于反相器214的固有特性，采樣時鐘CLK和瓦F之間存在180度的相位差。在本實施例中，該 采樣時鐘化K表現(xiàn)為圖1中所示的第一采樣時鐘化K_l，W及被傳送至數模轉換器204,該數 模轉換器204表現(xiàn)為圖1中所示的第一數模轉換器104; W及，采樣時鐘瓦Z表現(xiàn)為圖1中所 示的第二采樣時鐘CLK_21，W及被傳送至數模轉換器206，該數模轉換器206表現(xiàn)為圖1中所 示的第二數模轉換器1〇6_1。
[0027] 在本實施例中，數模轉換器204,206中的每個數模轉換器為電流輸出DAC。因此，數 模轉換器(如K位TXDAC) 204基于采樣時鐘CLK對數字輸入(如一 K位數據)D_IN進行轉換，從 而產生電流輸出I_〇utl(如同圖1中所示的第一模擬輸出4_1);^及數模轉換器（如K位 TXDAC) 206基于采樣時鐘瓦t對與數模轉換器204相同的數字輸入(如該相同的K位數據)D_ IN進行轉換，從而產生電流輸出I_out2(如同圖1中所示的第二模擬輸出4_21)。圖1中所示 的組合電路108使用電流至電壓轉換器（current-to-voltage converter)來實現(xiàn)，如互阻 抗放大器208。因此，電流輸出I_outl和I_out2都被傳送至互阻抗放大器208的輸入端，W 及，基于該電流輸出1_〇111:1和1_〇1112的總和（311111111曰1:;[0]1)，互阻抗放大器208產生電壓輸出 V_out (該電壓輸出V_out表現(xiàn)為圖1中所示的組合模擬輸出A_0UT)。由于電壓輸出V_out是 根據電流輸出I_〇utl和I_out2的總和獲得的，因此，可W調整互阻抗放大器208的直流增益 (direct-current(DC)gain似使該電壓輸出￥_〇111(從一個主DAC輸出和一個副DAC輸出獲 得的）的DC電平(level)維持在單獨從該主DAC輸出獲得的電壓輸出的DC電平處。然而，運并 不意味著對本發(fā)明的限制。在可選的設計中，該DC電平的調整可W在互阻抗放大器208后面 的電路元件中實現(xiàn)。
[0028] 在Z變換域中，電流輸出Loutl可W用Y表示，W及，由于反相器214引起的180度相 位延遲，電流輸出I_〇ut2可W用t表示。若不考慮互阻抗放大器208具有的傳遞函數 (transfer function)，則可W將電壓輸出V_out簡單地表示為j/x" + Z S )。應當指出的 是，在目標采樣頻率Fs處的傳遞函數^l +Z ^：)等于在較高采樣頻率2*Fs處的傳遞函數 0 + 5 ^。因此，圖2所示的DAC架構可W在概念±被視為在較高采樣頻率2沖S下操作W及 具有嵌入其中的濾波器。
[0029] 有意創(chuàng)造的傳遞函數（1+Z-1)所引入的該概念上的濾波器能夠將圖像抑制應用至 數模轉換裝置200的組合模擬輸出中。圖3是在2*Fs處傳遞函數（1+Z-1)的頻率響應示意圖。 假設數字輸入D_IN的信號帶寬BW為50MHz W及采樣頻率Fs為900MHz。通常，非期望的圖像位 于L*Fs+M*BW的位置，其中，L是諧波的級數(order of the 11曰1'1]1〇]1；[(3)，^及1=+/-1。如圖3 所示，第一圖像（ist-images)分別位于850MHz和950MHz位置。此外，濾波器（1+Z-i)能夠減弱 采樣頻率Fs周圍的第一圖像。由于組合使用異相位的(OUt-Of-曲ase)采樣時鐘獲得的電流 輸出I_outl和I_out2等效于具有傳遞函數（1+Z^i)的濾波器，其中，該濾波器用于提供對采 樣頻率Fs周圍的圖像的足夠衰減，因此，可W放寬后置DAC濾波器的要求。例如，在一種示例 設計中，互阻抗放大器20