專利名稱：：分頻器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種分頻器，特別是指一種可程序化的分頻器，以一改良的分頻電路單元配合一低頻振蕩晶體，用以產(chǎn)生高精度的所需頻率，并達(dá)到低成本的目標(biāo)。未來(lái)集成電路的設(shè)計(jì)，小型化及低成本是必然的趨勢(shì)。因此，如何在改進(jìn)集成電路內(nèi)各部線路的同時(shí)，又顧全其優(yōu)良的電氣特性及降低成本，為現(xiàn)代集成電路設(shè)計(jì)中的重要課題。典型的數(shù)字分頻電路，如圖1所示，其包含一石英振蕩晶體10、一高頻振蕩電路11、以及數(shù)級(jí)分頻電路12a、12b、12c…，每一級(jí)分頻電路可輸出不同頻率的時(shí)序信號(hào)13a、13b、13c…。然而，在此類型的習(xí)知數(shù)字分頻電路設(shè)計(jì)中，有諸多限制，例如1、需使用較高頻的振蕩晶體，以得到多種不同頻率，而較高頻的振蕩晶體的價(jià)格亦相對(duì)較高。2、在其輸出端僅可得到除以整數(shù)的頻率，若所需頻率無(wú)法由分頻電路求出，則必需選擇更高頻的外部振蕩晶體。3、更改系統(tǒng)頻率時(shí)，亦需要重新設(shè)計(jì)分頻電路，如此又需要花費(fèi)設(shè)計(jì)時(shí)間，以前所制作的相關(guān)元件亦無(wú)法再使用。因此，上述理由說(shuō)明習(xí)知的數(shù)字分頻器阻礙了未來(lái)集成電路設(shè)計(jì)的小型化及低成本的考慮。本發(fā)明的主要目的是為改善上述習(xí)知數(shù)字分頻電路的諸多缺點(diǎn)而精心設(shè)計(jì)，其改進(jìn)點(diǎn)如下1、以較低成本的低頻振蕩器，配合可程序分頻電路以求得精確的頻率。2、僅需更改預(yù)設(shè)值或通過(guò)外部輸入不同的位元碼即可達(dá)到不同的輸出頻率。3、可藉由頻率精確度的修改以達(dá)到簡(jiǎn)化電路，縮小集成電路的面積，進(jìn)而降低產(chǎn)品的售價(jià)。(一)附圖簡(jiǎn)要說(shuō)明圖1習(xí)知數(shù)字分頻器的電路方塊圖；圖2本發(fā)明的電路方塊圖；圖3本發(fā)明較佳實(shí)施例的詳細(xì)電路圖。如圖2所示，其為本發(fā)明的分頻器的電路方塊圖，其包含有一低頻振蕩電路21、一預(yù)設(shè)值存儲(chǔ)器23、一可程序載入器22、一加法器24、一暫存器25。其中低頻振蕩電路21連接有一外部振蕩晶體20。在本發(fā)明的第一實(shí)施例中，藉由一預(yù)設(shè)值存儲(chǔ)器23來(lái)儲(chǔ)存一預(yù)先設(shè)計(jì)好的位元碼預(yù)設(shè)值，此預(yù)設(shè)值會(huì)經(jīng)由預(yù)設(shè)值存儲(chǔ)器23的輸出端23a送到可程序載入器22，經(jīng)由可程序載入器22栓鎖住該數(shù)據(jù)?？沙绦蜉d入器22的輸出端22b與暫存器25之一輸出端25a共同地輸入至加法器24中，而加法器24的輸出端24a則連接至?xí)捍嫫?5之一輸入端。故可程序載入器22所栓鎖住的位元碼數(shù)據(jù)會(huì)與暫存器25目前的值通過(guò)加法器24相加后，再做為暫存器25的輸入值，待由振蕩電路21的輸出端21a所輸入的頻率使之累加，如此即可在暫存器25的輸出端fo得出所需的頻率。在本發(fā)明的另一實(shí)施例中，可程序載入器22亦可由外部數(shù)據(jù)線22a將所需頻率的位元碼送至可程序載入器22中，以取代前述第一實(shí)施例中以預(yù)設(shè)值存儲(chǔ)器23儲(chǔ)存及提供位元碼，而其后的動(dòng)作原理則與前述第一實(shí)施例相同。此外，若所需系統(tǒng)頻率僅固定為一種，則可將預(yù)設(shè)值儲(chǔ)存器23簡(jiǎn)化于可程序載入器22中，即該系統(tǒng)所需的一頻率固定的位元碼已事先載入于該可程序載入器22中，以達(dá)到進(jìn)一步簡(jiǎn)化電路的目的?；趫D2所示的本發(fā)明電路方塊圖，今以產(chǎn)生2.4KHz的頻率為例，而外部使用振蕩晶體的頻率為3.579545MHz，則3.579545MHz÷4＝894.886KHz第一級(jí)分頻結(jié)果894.886KHz÷3＝298.295KHz第二級(jí)分頻結(jié)果298.295KHz÷31＝9.622KHz第三級(jí)分頻結(jié)果9.622KHz÷4＝2.406KHz第四級(jí)分頻結(jié)果經(jīng)由數(shù)字分頻器除以1488得到頻率2.406KHz，誤差為+0.23％。若以較低頻振蕩晶體頻率為445KHz取代，則455KHz÷3＝151.667KHz第一級(jí)分頻結(jié)果151.667KHz÷3＝50.556KHz第二級(jí)分頻結(jié)果50.556KHz÷3＝16.852KHz第三級(jí)分頻結(jié)果16.852KHz÷7＝2.407KHz第四級(jí)分頻結(jié)果可得頻率2.407KHz，誤差為+0.31％。若以更低頻振蕩晶體頻率為32.768KHz取代，則32.768KHz÷2＝16.384KHz第一級(jí)分頻結(jié)果16.384KHz÷7＝2.341KHz第二級(jí)分頻結(jié)果可得頻率2.341KHz，誤差為-2.48％。若所需頻率改變，則上述各級(jí)分頻數(shù)亦需修改，相當(dāng)費(fèi)事。但若通過(guò)本發(fā)明的分頻器，則外部可使用32.768KHz的振蕩晶體，則(2400/32768)*210→001001011(使用十位數(shù)的精準(zhǔn)碼)32.768KHz÷(1024/75)＝2.400KHz可得頻率為2.400KHz，誤差值為+0.00％，又若所需頻率改變，則僅需修改精準(zhǔn)碼。2200/32768*212→00010010011(使用十二位數(shù)的精準(zhǔn)碼32.768KHz÷(4096/275)＝2.200KHz可得頻率為2.200KHz，誤差值為+0.00％。圖3是本發(fā)明較佳實(shí)施例的詳細(xì)電路圖，其中電路方框所標(biāo)示的參照符號(hào)與圖2所示的相對(duì)應(yīng)方塊的標(biāo)示以相同的符號(hào)。由圖3所示的電路中，其具有一選擇控制線SEL，藉由此一控制線SEL可選擇是由外部輸入位元碼(亦即圖2中的外部數(shù)據(jù)線22a)、或是由內(nèi)部輸入預(yù)設(shè)值(亦即由圖2中的預(yù)設(shè)值存儲(chǔ)器23輸入)。若是選擇由內(nèi)部預(yù)設(shè)值輸入，則可通過(guò)預(yù)設(shè)值存儲(chǔ)器23的預(yù)設(shè)值選擇控制線S1、S2來(lái)選擇不同的預(yù)設(shè)值，以得到所需的不同頻率。其中，位元碼關(guān)系到所需頻率的精確度，個(gè)數(shù)越多，頻率越精確。位元碼換算法則(所需頻率/系統(tǒng)頻率)*2位元碼個(gè)數(shù)→二位元碼以上例來(lái)說(shuō)，(2400/32768)*210→0001001011所求頻率為系統(tǒng)頻率÷2位元碼個(gè)數(shù)/十進(jìn)制精準(zhǔn)碼以上例來(lái)說(shuō)，32768÷(210/75)＝2.4KHz表1為習(xí)知數(shù)字分頻器在各種外部不同振蕩晶體下，求取數(shù)種頻率所得結(jié)果值與誤差率。由表1可知a.當(dāng)外加頻率越高時(shí)，所求頻率的精確度也越高，或b.在同一外加頻率下，所需頻率越低，其精確度才有所提升。表2為本發(fā)明較佳實(shí)施例的比較表在各種外部振蕩晶體下，求取數(shù)種頻率所得結(jié)果值與誤差率。由表2可知，當(dāng)位元碼個(gè)數(shù)越多時(shí)，所求頻率的精確度也越高。與現(xiàn)有技術(shù)相比本發(fā)明具有如下效果由上述說(shuō)明可知，本發(fā)明可以較低成本的低頻振蕩器，配合可程序分頻電路以求得精確的頻率。且，僅需更改預(yù)設(shè)值或通過(guò)外部數(shù)據(jù)線(例如系統(tǒng)總線)輸入不同的位元碼可得到不同的輸出頻率。此外，在實(shí)際應(yīng)用于集成電路中時(shí)，若所需系統(tǒng)頻率僅為一種，則可將預(yù)設(shè)值存儲(chǔ)器簡(jiǎn)化可程序載入器中，以達(dá)到簡(jiǎn)化電路，縮小集成電路的面積，進(jìn)而降低產(chǎn)品售價(jià)的目的。表1</tables>表2</tables>權(quán)利要求1.一種分頻器，包括一低頻振蕩電路，其連接有一外部的振蕩晶體；一預(yù)設(shè)值存儲(chǔ)器，儲(chǔ)存一預(yù)先設(shè)計(jì)好的位元碼預(yù)設(shè)值；一可程序載入器，該預(yù)設(shè)值存儲(chǔ)器內(nèi)的位元碼預(yù)設(shè)值送到可程序載入器中，由可程序載入器栓鎖住所述位元碼預(yù)設(shè)值作為其輸出值；一暫存器，具有兩個(gè)輸入端，其中一輸入端接收所述振蕩電路送來(lái)的信號(hào)；一加法器，其一輸入端用以接收可程序載入器的輸出值，另一輸入端則用以接收所述暫存器所送出的當(dāng)前值，相加的結(jié)果由一輸出端送至?xí)捍嫫鞯囊惠斎攵耍黄渲兴隹沙绦蜉d入器所栓鎖住的位元碼數(shù)據(jù)與暫存器目前的值通過(guò)加法器相加后，以做為暫存器的輸入值，待由所述振蕩電路的輸出端所輸入的頻率使之累加，以在暫存器的輸出端得到所需的頻率。2.如權(quán)利要求1所述的分頻器，其特征在于，所述預(yù)設(shè)值存儲(chǔ)器具有至少一條預(yù)設(shè)值選擇控制線，用來(lái)選擇不同的預(yù)設(shè)值，以得到所需的不同頻率。3.一種分頻器，包括一低頻振蕩電路，其連接有一外部振蕩晶體；一外部數(shù)據(jù)線，連接至可程序載入器；一可程序載入器，所述外部數(shù)據(jù)線所送入的位元碼送到可程序載入器中，由可程序載入器栓鎖住所述位元碼作為其輸出值；一暫存器，具有兩個(gè)輸入端，其中一輸入端接收所述振蕩電路送來(lái)的信號(hào)；一加法器，其一輸入端用以接收所述可程序載入器的輸出值，另一輸入端用以接收所述暫存器送出的當(dāng)前值，相加結(jié)果由一輸出端送至?xí)捍嫫鞯囊惠斎攵?；其中所述可程序載入器所栓鎖住的位元碼數(shù)據(jù)與暫存器目前的值通過(guò)所述加法器相加后，以做為暫存器的輸入值，待由所述振蕩電路的輸出端所輸入的頻率使其累加，以在暫存器的輸出端得到所需的頻率。4.一種分頻器，包括一低頻振蕩電路，其連接有一外部振蕩晶體；一可程序載入器，用以栓鎖事先已載入可程序載入器的一固定的位元碼，以作為其輸出值；一暫存器，具有兩個(gè)輸入端，其中一輸入端接收所述振蕩電路送來(lái)的信號(hào)；一加法器，其一輸入端用以接收所述可程序載入器的輸出值，另一輸入端用以接收暫存器送出的當(dāng)前值，相加結(jié)果由一輸出端送至所述暫存器的一輸入端；其中所述可程序載入器所栓鎖住的一固定位元碼數(shù)據(jù)與暫存器目前的值通過(guò)該加法器相加后，以做為暫存器的輸入值，待由所述振蕩電路的輸出端所輸入的頻率使之累加，以在所述暫存器的輸出端得到所需的頻率。5.一種分頻器，包括一低頻振蕩電路，其連接有一外部振蕩晶體；一預(yù)設(shè)值儲(chǔ)存器，儲(chǔ)存一預(yù)先設(shè)計(jì)好的位元碼預(yù)設(shè)值；一外部數(shù)據(jù)線，連接至可程序載入器，用以將所需頻率的位元碼由外部送入至可程序載入器中；一可程序載入器，和以栓鎖所述預(yù)設(shè)設(shè)值存儲(chǔ)器內(nèi)的位元碼預(yù)設(shè)值或由外部數(shù)據(jù)線所送入的位元碼，作為其輸出值，所述可程序載入器另包括有一選擇控制線，用以選擇由所述外部數(shù)據(jù)線輸入位元碼或是由預(yù)設(shè)值存儲(chǔ)器送出位元碼預(yù)設(shè)值。一暫存器，具有兩個(gè)輸入端，其中一輸入端接收振蕩電路送來(lái)的信號(hào)；一加法器，其一輸入端用以接收所述可程序載入器的輸出值，另一輸入端則用以接收所述暫存器所送出的當(dāng)前值，相加結(jié)果由一輸出端送至所述暫存器之一輸入端；其中所述可程序載入器所栓鎖住的位元碼數(shù)據(jù)與暫存器目前的值通過(guò)加法器相加后，做為該暫存器的輸入值，待向所述振蕩電路的輸出端輸入的頻率使之累加，以在暫存器的輸出端得到所需的頻率。全文摘要一種分頻器,包括有一低頻振蕩電路、一預(yù)設(shè)值存儲(chǔ)器、一可程序載入器、一加法器、一暫存器。由預(yù)設(shè)值存儲(chǔ)器出位元碼預(yù)設(shè)值或是由一外部數(shù)據(jù)線所送入的位元碼由可程序載入器予以栓鎖住,然后此位元碼數(shù)據(jù)與暫存器目前的值通過(guò)加法相加后,做為暫存器的輸入值,待由振蕩電路的輸出端所輸入的頻率使之累加,以在暫存器的輸出端得到所需頻率的信號(hào),基于此電路單元配合一低頻振蕩晶體,可產(chǎn)生高精確度的所需頻率的信號(hào)。文檔編號(hào)H03B19/00GK1177861SQ96120110公開日1998年4月1日申請(qǐng)日期1996年9月23日優(yōu)先權(quán)日1996年9月23日發(fā)明者張成才,侯粵梅申請(qǐng)人:合泰半導(dǎo)體股份有限公司