專利名稱：電勢(shì)生成電路的制作方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及到一個(gè)半導(dǎo)體集成電路，更具體而言，涉及利用連成二極管的MOS晶體管的閾電壓來設(shè)計(jì)電勢(shì)生成電路的半導(dǎo)體集成電路。
2.現(xiàn)有技術(shù)描述近來，隨著便攜式設(shè)備，如，筆記本個(gè)人計(jì)算機(jī)、蜂窩電話、個(gè)人手提電話等的迅速發(fā)展和應(yīng)用，對(duì)于低功耗類型半導(dǎo)體集成電路的需求正在增加。為實(shí)現(xiàn)低功耗最普遍采用的方法是用低壓電源驅(qū)動(dòng)半導(dǎo)體集成電路。然而，當(dāng)使用低壓電源驅(qū)動(dòng)半導(dǎo)體集成電路時(shí)，會(huì)產(chǎn)生這樣一個(gè)缺點(diǎn)由MOS晶體管的閾電壓導(dǎo)致的電壓降與電源電勢(shì)的比率較大，而且，使用MOS晶體管的閾電壓帶來的電壓降使得實(shí)現(xiàn)電勢(shì)調(diào)整變得尤為困難，這嚴(yán)重影響了電路的設(shè)計(jì)。


圖14是常規(guī)的基片電勢(shì)生成電路的電路圖(這里稱為VBB生成電路)，例如它在USP4,559,548中有對(duì)應(yīng)的描述。圖14中，參考電勢(shì)節(jié)點(diǎn)“a”與地電位VSS相連；輸出節(jié)點(diǎn)“b”是產(chǎn)生基片電壓VBB的一端子，這里VBB低于地電勢(shì)VSS。在輸出節(jié)點(diǎn)“b”和參考電壓節(jié)點(diǎn)“a”之間，連成二極管的P溝道MOS晶體管“P1”和“P2”被串聯(lián)連接，以使它們按同一正方向排列，“ P1”和“P2”的背柵極(back gate)連至電源電壓VCC。數(shù)字“ q”表示兩個(gè)連成二極管的P溝道MOS晶體管“P1”和“P2”之間的連接節(jié)點(diǎn)，同時(shí)該節(jié)點(diǎn)通過電容“C”連到輸入節(jié)點(diǎn)“d”。交流輸入信號(hào)φ加至輸入節(jié)點(diǎn)“d”。
具有上述構(gòu)造的該常規(guī)VBB生成電路的運(yùn)行下面將作描述。當(dāng)輸入信號(hào)“φ”到達(dá)VCC電平時(shí)，由于電容“c”的容性耦合，兩個(gè)連成二極管的P溝道MOS晶體管的連接點(diǎn)“q”的電壓將上升。這時(shí)候，正向偏置只加到P溝道MOS晶體管“P1”上，而“P1”是兩個(gè)P溝道MOS晶體管中連至地節(jié)點(diǎn)“a”的那一個(gè)晶體管，由此，只有P溝道MOS晶體管“P1”是導(dǎo)通的，結(jié)果連接節(jié)點(diǎn)“q”的電勢(shì)會(huì)降低。接著，當(dāng)輸入信號(hào)φ降至VSS時(shí)，由于電容“c”的容性耦合，連接節(jié)點(diǎn)“q”的電勢(shì)將進(jìn)一步降低。結(jié)果，正向偏置就只加至P溝道MOS晶體管“P2”上，而“P2”是兩個(gè)晶體管“ P1”和“P2”中連至輸出節(jié)點(diǎn)“b”的那一個(gè)晶體管，因此，只有P溝道MOS晶體管“P2”是導(dǎo)通的，電荷從輸出節(jié)點(diǎn)“b”獲得，輸出節(jié)點(diǎn)“b”的電勢(shì)就會(huì)相應(yīng)降低。通過重復(fù)以上所述的過程，低于地電勢(shì)VSS的基片電勢(shì)VBB就可從輸出節(jié)點(diǎn)“b”獲得。一般地，執(zhí)行這種操作的電路稱為充電泵電路。設(shè)兩個(gè)連成二極管的P溝道MOS晶體管“P1”和“P2”有相同的閾值電壓Vth，計(jì)算由圖14中的VBB生成電路產(chǎn)生的電勢(shì)的表達(dá)式為-(VCC-2|Vth|)。因?yàn)閂CC＝3.3v MOS晶體管的閾電壓|Vth|通常為0.7v左右，對(duì)于低壓電源來說，VBB生成電路中VBB的值是-1.9V，此值只有電源電壓絕對(duì)值的58％。在這種使用由低壓電源驅(qū)動(dòng)的MOS晶體管的閾電壓|Vth|的電路中，MOS晶體管的電壓降占了電源電壓很大的比例。
在以基本上與VBB生成電路相同的功能運(yùn)作的VPP生成電路230中，也存在著同樣的問題，但VPP生成電路是產(chǎn)生一個(gè)高于電源電勢(shì)VCC的升高電勢(shì)VPP。此電路示于圖15，在USP3,805,095有描述。
發(fā)明概要在常規(guī)的電勢(shì)生成電路中，如上描述的VBB生成電路和VPP生成電路，存在著這樣的問題MOS晶體管的閾電壓|Vth|占電源電壓VCC的百分比尤其在以低電壓電源運(yùn)行時(shí)較高，因此充電泵電路的性能就非常差。
本發(fā)明解決了以上所述的問題。其中一個(gè)目標(biāo)是考慮電源電壓，尤其是低壓電源驅(qū)動(dòng)時(shí)，提供高性能的電勢(shì)生成電路。
此發(fā)明的另一目標(biāo)是提供能快速產(chǎn)生預(yù)定電勢(shì)的基片電勢(shì)生成電路。
根據(jù)此發(fā)明的總體設(shè)想，一個(gè)電勢(shì)生成電路包括兩個(gè)MOS晶體管，每個(gè)都是連成二極管的，為了能使它們按同一正方向排列，此兩晶體管串聯(lián)連接于輸出節(jié)點(diǎn)與電源電勢(shì)節(jié)點(diǎn)之間，它們各自的背柵極連接到MOS晶體管自身的柵極上；以及一個(gè)電容，它連接在所說兩個(gè)晶體管連接節(jié)點(diǎn)與輸入交流信號(hào)的輸入節(jié)點(diǎn)之間。
附圖簡(jiǎn)述圖1是本發(fā)明應(yīng)用的DRAM的方框圖。
圖2是一方框圖，表示圖1所示的一個(gè)內(nèi)部電勢(shì)生成電路組的一個(gè)例子。
圖3所示是根據(jù)本發(fā)明MOS晶體管閾電壓關(guān)于源極和背柵極之間電壓的關(guān)系特性。
圖4所示是本發(fā)明的一個(gè)實(shí)施方案中VBB生成電路的電路圖。
圖5所示是本發(fā)明另一個(gè)實(shí)施方案中VBB生成電路的電路圖。
圖6所示是本發(fā)明中VBB生成電路又一個(gè)經(jīng)修改后的例子的電路圖。
圖7所示是本發(fā)明中又另一例VBB生成電路。
圖8所示是本發(fā)明中VBB生成電路運(yùn)行的時(shí)序圖。
圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施方案的VPP生成電路的電路圖。
圖10是根據(jù)本發(fā)明的另一個(gè)實(shí)施方案的VPP生成電路的電路圖。
圖11是根據(jù)本發(fā)明VPP生成電路又一例修改后的電路圖。
圖12是根據(jù)本發(fā)明VBB生成電路的又另一個(gè)例子的電路圖。
圖13是本發(fā)明VPP生成電路運(yùn)行的時(shí)序圖。
圖14是現(xiàn)有技術(shù)下VBB生成電路的電路圖。
圖15是現(xiàn)有技術(shù)下VPP生成電路的電路圖。
在所有的圖中，相同的元件被賦于了相同的標(biāo)號(hào)。
優(yōu)選實(shí)施方案詳述圖1是本發(fā)明所應(yīng)用的DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的方框圖，包括一個(gè)內(nèi)電勢(shì)生成電路組200，一個(gè)POR電路210和一個(gè)存儲(chǔ)器單元陣列101，此陣列包括排成多行多列的多個(gè)存儲(chǔ)器單元。一個(gè)/RAS(行地址選通)緩沖器110接收一個(gè)外加的外部/RAS信號(hào)，并把此/RAS信號(hào)輸出到一個(gè)地址緩沖器130中；一個(gè)/CAS(列地址選通)緩沖器120接收外加的/CAS信號(hào)并輸出/CAS信號(hào)到地址緩沖器130中。地址緩沖器130接收一個(gè)外部地址信號(hào)ext Ai(i＝0，1，2……)和/RAS信號(hào)，鎖定外部地址信號(hào)ext Ai，為內(nèi)部電路輸出一個(gè)行地址信號(hào)RAi和/RAi，并且接收外部地址信號(hào)ext Ai(i＝0，1，2，……)和/CAS信號(hào)，鎖定外部地址信號(hào)ext Ai，為內(nèi)部電路輸出列地址信號(hào)CAi和/CAi。
標(biāo)號(hào)為140的行解碼器從地址緩沖器130中接收到行地址信號(hào)RAi和/RAi，并選擇相應(yīng)的字線；一個(gè)標(biāo)號(hào)為150的列解碼器從地址緩沖器130中接收到CAi和/CAi信號(hào)并選擇相應(yīng)的讀出放大器和I/O電路170，放大由比特線上讀出的存儲(chǔ)器單元101的電勢(shì)并傳送由比特線上讀出的存儲(chǔ)器101的數(shù)據(jù)。標(biāo)號(hào)160是一個(gè)字驅(qū)動(dòng)器，用于提升由行解碼器140選擇的字線電壓；180是一個(gè)讀、寫控制電路，它接收一個(gè)寫使能信號(hào)pxt/WE和一個(gè)來自外部的輸出使能信號(hào)ext/oE，并輸出一個(gè)信號(hào)wo用于控制內(nèi)部電路的讀和寫；190是一個(gè)I/O緩沖器，它從讀寫控制電路180接收信號(hào)WO，并在寫的情況下把來自外部的信號(hào)extDin通過數(shù)據(jù)線傳送到讀出放大器和I/O電路170，而在讀出的情況下，通過讀出放大器和I/O電路170和數(shù)據(jù)線把從存儲(chǔ)器單元中讀出的數(shù)據(jù)作為數(shù)據(jù)ext Dout輸出到I/O腳。
圖2是圖1中內(nèi)部電勢(shì)生成電路組200的方框圖，它包括一個(gè)VBB生成電路220，用于產(chǎn)生低于地電勢(shì)VSS的基片電壓VBB；一個(gè)VPP生成電路230，用于產(chǎn)生高于VCC的升高電勢(shì)VPP；一個(gè)中間電勢(shì)生成電路，用于生成一中間電勢(shì)1/2VCC，作為單元板(plate)電勢(shì)VCP和比特線預(yù)充電電勢(shì)VBL；和一個(gè)參考電壓生成電路250，用于產(chǎn)生參考電壓Vref。
圖4是本發(fā)明優(yōu)選實(shí)施方案VBB生成電路220的電路圖，圖8是其運(yùn)行的時(shí)序圖。在圖4中，參考標(biāo)號(hào)221a指定了一參考電勢(shì)節(jié)點(diǎn)，此例中，該參考電勢(shì)節(jié)點(diǎn)與地電勢(shì)VSS相連。標(biāo)號(hào)221b指定了用于輸出基片電勢(shì)VBB的一個(gè)輸出節(jié)點(diǎn)；221n1和221n2為N溝道MOS晶體管，每個(gè)晶體管都是連成二極管，且此兩晶體管連接于輸出節(jié)點(diǎn)221b和地電勢(shì)節(jié)點(diǎn)221a之間，以便按相同的正方向從輸出節(jié)點(diǎn)221b到地電勢(shì)節(jié)點(diǎn)221a排列，另外，此兩晶體管的背柵極與各自的柵極相連；標(biāo)號(hào)221q1是兩連成二極管的N溝道MOS晶體管221n1和221n2的連接節(jié)點(diǎn)；221d是用于接收交流輸入信號(hào)φ的輸入節(jié)點(diǎn)；最后，221c1是一連接于輸入節(jié)點(diǎn)221d和節(jié)點(diǎn)221q1之間的電容。
當(dāng)MOS晶體管的背柵極與柵極相連時(shí)，其閾電壓由圖3所示。圖3是MOS晶體管閾電壓Vth隨MOS晶體管背柵板和源極之間的電勢(shì)差VBS的波動(dòng)曲線，閾電壓的表達(dá)式如下Vth＝V0+K[(2φF+VBS)1/2-(2φF)1/2](1)這里VBS為背柵極電壓(基于源極電壓)，K為體效應(yīng)常數(shù)，φF為表面電勢(shì)，V0為VBS＝0v時(shí)的閾電壓。
在圖3中，(d)表示MOS晶體管的背柵和源極之間的電勢(shì)差VBS等于MOS晶體管的閾值電壓Vth的交點(diǎn)。從圖3中很容易看出，由于VBS＝Vth，在常規(guī)情況VBS＝-1.5V下有可能使閾電壓從0.7v降至0.25v，此電壓比MOS晶體管在VBB＝0v時(shí)的閾電壓0.35還小0.1v。因此VBS變得與Vth相等。要使VBS＝Vth，可以通過把MOS晶體管的背柵極與柵極相連實(shí)現(xiàn)。在以下描述中，為了清楚起見，|Vth0|表示背柵極與柵極相連時(shí)MOS晶體管閾電壓的絕對(duì)值，而|Vth|表示VBS0＝-1.5V時(shí)的常規(guī)閾電壓。
圖4中VBB成電路的運(yùn)行參考圖8的時(shí)序圖來描述。在圖8中，(a)表示輸入信號(hào)φ的電勢(shì)改變，(b)表示連接節(jié)點(diǎn)221q1的電勢(shì)N221q1的變化，(c)表示圖4中VBB生成電路輸出節(jié)點(diǎn)221b的電勢(shì)VBB的變化。
首先，當(dāng)輸入信號(hào)φ從VSS上升至VCC時(shí)，由于電容221c1的容性耦合，連接節(jié)點(diǎn)221q1的電勢(shì)N221q1從VSS上升到VCC。這時(shí)候，在兩個(gè)連成二極管的N溝道MOS晶體管221n1和221n2中，只有連接到地電位節(jié)點(diǎn)221a的N溝道MOS晶體管221n1在正向加偏壓，而且也只有此N溝道MOS晶體管221n1是導(dǎo)通的。因此連接節(jié)點(diǎn)221q1的電勢(shì)N221q1將從VCC向下降落。然后，當(dāng)輸入信號(hào)φ從VCC下降至VSS水平時(shí)，一旦由于電容221c1的容性耦合電勢(shì)降低，連接節(jié)點(diǎn)221q1的電勢(shì)N221q1從該降落處進(jìn)一步下降。結(jié)果，現(xiàn)在，在兩個(gè)連成二極管的N溝道MOS晶體管221n1和221n2中，只有與輸出節(jié)點(diǎn)221b相連的N溝道MOS晶體管受正向偏壓，且只有此N溝道MOS晶體管221n2是導(dǎo)通的，因此，電荷可從輸出節(jié)點(diǎn)221b獲得，并且輸出節(jié)點(diǎn)221b的電勢(shì)VBB下降。通過重復(fù)這些過程，就可產(chǎn)生低于地電勢(shì)VSS的基片電勢(shì)VBB。
當(dāng)兩個(gè)連成二極管的N溝道MOS晶體管221n1和221n2的閾電壓絕對(duì)值均為|Vth|時(shí)，圖4中VBB生成電路中產(chǎn)生的電勢(shì)的計(jì)算值為-(VCC-2|Vth0|)。同時(shí)輸出節(jié)點(diǎn)221b的電勢(shì)VBB穩(wěn)定在-(VCC-2|Vth0|)，如圖8所示。在低壓電源情況下，VCC＝3.3V且圖3中MOS晶體管的閾電壓為0.25V左右，因此圖4所示VBB生成電路中的VBB為-2.8v，此值在絕對(duì)值上占電源電勢(shì)的85％。
圖5是另一個(gè)VBB生成電路，包括P溝道MOS晶體管221P1和221P2，而不是構(gòu)成如圖4所示VBB生成電路的N溝道MOS晶體管221n1和221n2。假設(shè)N溝道MOS晶體管221n1和221n2和P溝道MOS晶體管221P1和221P2的閾電壓的絕對(duì)值都是|Vth0|，圖5所示VBB生成電路產(chǎn)生的電勢(shì)按同圖4中的VBB生成電路一樣的方式計(jì)算所得值為-(VCC-2|Vth0|)＝-2.8V。
圖6是又一個(gè)VBB生成電路，它包含多級(jí)圖4中的N溝道MOS管和電容。更詳細(xì)地說，這個(gè)VBB生成電路由5個(gè)N溝道MOS管和4個(gè)電容組成。在圖6中，參考標(biāo)號(hào)223n1，223n2、223n3、223n4和223n5分別為連成二極管的N溝道MOS晶體管，且它們各自的柵極與背柵極相連；標(biāo)號(hào)223c1、223c2，223c3和223c4為電容；標(biāo)號(hào)223q1，223q2，223q3，223q4為各個(gè)N溝道MOS晶體管的連結(jié)節(jié)點(diǎn)；標(biāo)號(hào)223d1為第一個(gè)輸入節(jié)點(diǎn)，用于接收第一交流輸入信號(hào)；標(biāo)號(hào)223d2為第二節(jié)點(diǎn)，用于接收第二輸入信號(hào)/φ，此信號(hào)為第一輸入信號(hào)φ的反。圖14中VBB生成電路所產(chǎn)生的電勢(shì)的計(jì)算值為-(4VCC-5|Vth0|)＝-12.05v圖7是又一個(gè)VBB生成電路，它包括P溝道MOS晶體管224P1、223P2、224P3、224P4和224P5，而不是構(gòu)成圖6所示VBB生成電路的N溝道MOS晶體管224n1、223n2、224n3、224n4和224n5。假設(shè)N溝道MOS晶體管224n1、224n2、224n3、224n4和224n5和P溝道MOS晶體管224P1，224P2，224P3，224P4和224P5的閾電壓的絕對(duì)值均等于|Vth0|，圖7中VBB生成電路所產(chǎn)生的電勢(shì)同圖6的VBB生成電路的計(jì)算方式一樣計(jì)算出-(4VCC-|Vth0|)＝-12.05v。
接著，根據(jù)本發(fā)明的第二種模式，圖9至12示出了VPP生成電路230。在圖9中，參考標(biāo)號(hào)231a為電源電勢(shì)節(jié)點(diǎn)，施加了電源電勢(shì)VCC，標(biāo)號(hào)231b是用于輸出升高電勢(shì)VPP的輸出節(jié)點(diǎn)。標(biāo)號(hào)231n1和231n2為N溝道MOS晶體管，每個(gè)都是連成二極管的且連接于輸出節(jié)點(diǎn)231b和電源電勢(shì)節(jié)點(diǎn)231a之間，以便能從電源電勢(shì)節(jié)點(diǎn)231a至輸出節(jié)點(diǎn)231b按同一正向下排列，另外，這兩個(gè)晶體管的柵極與背柵極是相連的。標(biāo)號(hào)231q1是兩連成二極管的N溝道MOS晶體管231n1和231n2的連接節(jié)點(diǎn)。標(biāo)號(hào)231d是接收輸入交流信號(hào)的輸入節(jié)點(diǎn)；標(biāo)號(hào)231c1為連接于輸入節(jié)點(diǎn)231d和連接節(jié)點(diǎn)231q1之間的一個(gè)電容；數(shù)字標(biāo)號(hào)231t為充電電路，用于預(yù)先對(duì)輸出節(jié)點(diǎn)231b充電以到達(dá)VCC-|Vth0|，由此很快地提升輸出節(jié)點(diǎn)231b的電勢(shì)，并且具有連成二極管的N溝道MOS晶體管，其各自的背柵極與柵極是相連的，并且連接在電源電勢(shì)節(jié)點(diǎn)231a和輸出節(jié)點(diǎn)231b之間，以便按從電源電勢(shì)節(jié)點(diǎn)231a至輸出節(jié)點(diǎn)231b的正方向排列。
圖9中所示VPP生成電路的運(yùn)行由圖13的時(shí)序圖來描述。在圖13中，(a)為輸入信號(hào)φ的變化，(b)為節(jié)點(diǎn)231q1的節(jié)點(diǎn)電勢(shì)N231q1的變化，(c)為輸出節(jié)點(diǎn)231b的電勢(shì)VPP的變化。
首先，當(dāng)輸入信號(hào)φ從VCC降至VSS時(shí)，由于電容231c1的容性耦合，連接節(jié)點(diǎn)231q1的電勢(shì)N231q1從VCC-|Vth0|下降。這時(shí)候，兩連成二極管的N溝道MOS晶體管231n1和231n2中，只有連于地電勢(shì)節(jié)點(diǎn)231a的N溝道MOS晶體管231n1受正向偏壓，也只有這個(gè)N溝道MOS晶體管231n1是導(dǎo)通的，因此連接節(jié)點(diǎn)231q1的電勢(shì)就會(huì)上升。然后，當(dāng)輸入信號(hào)φ從VSS上升到VCC時(shí)，連整節(jié)點(diǎn)231q1的電勢(shì)N231q1將從一旦由于電容231c1的容性耦合已升至的電勢(shì)點(diǎn)繼續(xù)上升。結(jié)果，現(xiàn)在，兩個(gè)連成二極管的N溝道MOS晶體管231n1和231n2中，只有連于輸出節(jié)點(diǎn)231b的N溝道MOS晶體管231n2受正向偏壓，且也只有此N溝道MOS晶體管231n2是導(dǎo)通的，因此，輸出節(jié)點(diǎn)的電勢(shì)繼續(xù)從充電電路231t所施加電勢(shì)VCC-|Vth0|處上升。通過重復(fù)這些過程，就能獲得高于電源電勢(shì)VCC的升高電勢(shì)VPP。
當(dāng)連成二極管的N溝道MOS晶體管的閾電壓均等于|Vth0|時(shí)，圖9中所示VPP生成電路中生成的電勢(shì)的計(jì)算值是2(VCC-|Vth0|)，并且輸出節(jié)點(diǎn)231b的電勢(shì)VPP穩(wěn)定在該值2(VCC-|Vth0|)處，如圖13的時(shí)序圖所示。在低壓電源情況下，VCC＝3.3V及MOS晶體管的閾電壓如圖3所示大約為0.25v，因而圖9NPP生成電路中VPP的值為6.5v。
圖10是另一個(gè)VPP生成電路，由P溝道MOS晶體管231P1和231P2組成，而不是圖9中由N溝道MOS管231n1和231n2構(gòu)成的VPP生成電路。假設(shè)N溝道MOS晶體管231n1和231n2和P溝道MOS晶體管231P1和231P2的閾電壓均為|Vth0|，圖10中VPP生成電路所產(chǎn)生的電勢(shì)的一個(gè)計(jì)算值為2(VCC-|Vth0|)＝6.1v，這同圖9的VPP生成電路的計(jì)算方式相同。
圖11是進(jìn)一步發(fā)展的VPP生成電路，由多級(jí)圖9所示N溝道MOS晶體管和電容組成。更詳細(xì)地說，此VPP生成電路包括5個(gè)N溝道MOS晶體管，4個(gè)電容和4個(gè)充電電路。在圖11中，參考標(biāo)號(hào)233n1、233n2、233n3、233n4、233n5分別為連成二極管的N溝道MOS晶體管，它們各自的背柵極與柵極相連；標(biāo)號(hào)233c1、233c2、233c3、233c4為電容；標(biāo)號(hào)233q1、233q2、233q3、233q4是各個(gè)N溝道MOS晶體管的連接節(jié)點(diǎn)；標(biāo)號(hào)233d1是第一個(gè)輸入節(jié)點(diǎn)，接收交流信號(hào)作為第一輸入信號(hào)；標(biāo)號(hào)233d2為第二輸入節(jié)點(diǎn)，接收第二輸入信號(hào)/φ，此信號(hào)為交流輸入信號(hào)φ的反相信號(hào)；標(biāo)號(hào)233t1、233t2、233t3和233t4為充電電路，用于預(yù)先對(duì)連接節(jié)點(diǎn)233q2、233q3和233q4及輸出節(jié)點(diǎn)233b充電以達(dá)到VCC-|Vth0|，因此很快提升輸出節(jié)點(diǎn)233b的電勢(shì)；并且具有連成二極管的N溝道MOS晶體管233e1、233e2、233e3和233e4，它們的背柵極與各自的柵極相連、且這些晶體管連接于電源電勢(shì)節(jié)點(diǎn)233a、各自的連接節(jié)點(diǎn)233q2、233q3、233q4和輸出節(jié)點(diǎn)233b中，以便可按同一正方向從電源電勢(shì)節(jié)點(diǎn)233a至各自的連接節(jié)點(diǎn)233q2，233q3，233q4和輸出節(jié)點(diǎn)233b排列。圖11所示VPP生成電路所產(chǎn)生的電勢(shì)的計(jì)算值為5(VCC-|Vth0|)＝15.25v。
圖12為另一個(gè)VPP生成電路，包括P溝道MOS晶體管234P1、234P2、234P3、234P4、234P5、234e1、234e2、234e3、234e4，而不是組成圖11中VPP生成電路的N溝道MOS晶體管233n1、233n2、233n3、233n4、233n5、233e1、233e2、233e3、233e4。假設(shè)N溝道MOS晶體管233n1、233n2、233n3、233n4、233n5和P溝道MOS晶體管234P1、234P2、234P3、234P4、234P5的閾電壓均等于|Vth0|，圖12所示VPP生成電路所產(chǎn)生的電勢(shì)的計(jì)算值為5(VCC-|Vth0|)＝15.25v，這同圖11所示的VPP生成電路計(jì)算方式一樣。
在以上結(jié)構(gòu)的電勢(shì)生成電路中，因?yàn)镸OS晶體管的閾電壓很小，因此MOS晶體管閾電壓的降落所導(dǎo)致的生成電勢(shì)的損失也較小。這就有可能獲得考慮電源電壓后的高性能的電勢(shì)生成電路。
上文參考了某些實(shí)施方案對(duì)本發(fā)明作了描述。在本發(fā)明范圍內(nèi)的各種修改和增加也可由本領(lǐng)域中的那些技術(shù)人員作出。因此，本發(fā)明的范圍僅受限于下列的權(quán)利要求。
權(quán)利要求
1.電勢(shì)生成電路，包括至少一對(duì)MOS晶體管，其中每一個(gè)晶體管都是連成二極管的且串聯(lián)連接在輸出節(jié)點(diǎn)與一個(gè)給定電勢(shì)節(jié)點(diǎn)間，以便可以按同一正方向排列，另外，每個(gè)晶體管的背柵極與其自身的柵極相連；一個(gè)電容，連接于所說一對(duì)MOS晶體管的連接節(jié)點(diǎn)和一個(gè)輸入節(jié)點(diǎn)間，所說輸入節(jié)點(diǎn)可輸入交流信號(hào)。
2.根據(jù)在權(quán)利要求1中的一個(gè)電勢(shì)生成電路，所說兩個(gè)MOS晶體管都是連成二極管的，且串聯(lián)連接于一個(gè)輸出節(jié)點(diǎn)和一個(gè)地電勢(shì)節(jié)點(diǎn)間，以便能按同一正方向從輸出節(jié)點(diǎn)至地電勢(shì)節(jié)點(diǎn)排列。
3.根據(jù)權(quán)利要求1中的一個(gè)電勢(shì)生成電路，所說兩個(gè)MOS晶體管都是連成二極管的且串聯(lián)連接在輸出節(jié)點(diǎn)與一個(gè)電源電勢(shì)節(jié)點(diǎn)間，以便此兩個(gè)晶體管能按同一正方向從電源電勢(shì)節(jié)點(diǎn)到輸出節(jié)點(diǎn)排列；另外還包括一個(gè)充電MOS晶體管，它也是連成二極管的且連接在電源電勢(shì)節(jié)點(diǎn)和輸出節(jié)點(diǎn)間，以便按正方向從電源電勢(shì)節(jié)點(diǎn)至輸出節(jié)點(diǎn)排列，此晶體管的背柵極同其柵極是相連的。
全文摘要
一個(gè)電勢(shì)生成電路，包括至少一對(duì)MOS晶體管，每個(gè)晶體管都是連成二極管的且串聯(lián)連接于一個(gè)輸出節(jié)點(diǎn)與一給定電勢(shì)節(jié)點(diǎn)間，以便按同一正方向排列，此兩晶體管的各自的背柵極與柵極相連。一個(gè)電容連接在所說一對(duì)MOS晶體管的連接節(jié)點(diǎn)與一輸入接點(diǎn)間，交流信號(hào)由此輸入節(jié)點(diǎn)輸入。
文檔編號(hào)H03H11/24GK1158500SQ9611975
公開日1997年9月3日 申請(qǐng)日期1996年12月11日 優(yōu)先權(quán)日1995年12月11日
發(fā)明者飛田洋一 申請(qǐng)人:三菱電機(jī)株式會(huì)社