本發(fā)明屬于adc(模擬數(shù)字轉(zhuǎn)換器)高精度校準(zhǔn)技術(shù)領(lǐng)域；具體涉及一種sar(提升逐次逼近)型adc的高精度校準(zhǔn)裝置。

背景技術(shù)：

adc作為溝通模擬和數(shù)字的橋梁被廣泛應(yīng)用于軍事和民用領(lǐng)域。sar型adc作為重要的adc構(gòu)型，由于其結(jié)構(gòu)簡單、功耗低、面積小等優(yōu)勢在便攜設(shè)備，航天器件等領(lǐng)域有廣泛的應(yīng)用。典型的sar型adc，包括：比較器，開關(guān)電容陣列，橋接電容，冗余電容，采樣保持控制開關(guān)和數(shù)字邏輯。其工作過程為，在開關(guān)時(shí)序高電位階段，adc工作在采樣階段，開關(guān)電容陣列接輸入vin；在開關(guān)時(shí)序低電位階段，adc工作在轉(zhuǎn)換階段，開關(guān)電容陣列中的各電容根據(jù)比較結(jié)果接參考電壓refn或refp，冗余電容接參考電壓refn。

比較器、開關(guān)電容陣列和橋接電容，作為sar型adc的重要模擬部分，由于其誤差的存在限制了adc的整體轉(zhuǎn)換精度。其中，比較器的主要誤差來源為比較器失調(diào)，可以通過輸入失調(diào)存儲技術(shù)或者輸出失調(diào)存儲技術(shù)予以基本消除。因此，電容陣列的誤差成為實(shí)現(xiàn)高精度adc的瓶頸。

電容陣列的誤差主要包括：匹配性誤差，寄生電容引入的誤差，橋接電容的精度誤差等。首先，sar型adc的精確工作，取決于電容的比例關(guān)系。電容的匹配誤差引起電容的比例關(guān)系不精確，從而致使adc的精度惡化。傳統(tǒng)的解決方案為，在采樣階段所有電容參與采樣，在轉(zhuǎn)換階段最高位電容接refp，其他位接refn。然后，將最高位接refn，其他位接refp。如果電容完全匹配，則在兩種接法下，比較器負(fù)端感應(yīng)出的電壓一致，如果不一致則需要根據(jù)誤差進(jìn)行補(bǔ)償。按照該方法，保持最高位不變，確定次高位的匹配性。之后逐次確定每一位的匹配性。該方法的缺陷為操作繁瑣，僅考慮了電容的匹配性誤差，未對其它誤差進(jìn)行消除。其次，另外一種引起電容精度退化的非理想因素為寄生電容。為進(jìn)行靜電防護(hù)，在電容陣列21、22、23上覆蓋頂鋁，會產(chǎn)生較大的寄生電容；此外，電容陣列與其周圍的金屬線也會產(chǎn)生寄生電容。最后，使用橋接電容可大幅度降低sar型adc的版圖面積。然而，橋接電容與電容陣列的單位電容相比為一分?jǐn)?shù)電容，且精度要求極高，容易產(chǎn)生誤差，致使adc整體精度下降。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種sar型adc的高精度校準(zhǔn)裝置。能夠?qū)﹄娙莸钠ヅ湫哉`差、寄生電容引入的誤差以及橋接電容的精度誤差進(jìn)行全方位校準(zhǔn)，大幅度提高了adc的整體轉(zhuǎn)換精度。

本發(fā)明的技術(shù)方案是：一種sar型adc的高精度校準(zhǔn)裝置，包括比較器，比較器的負(fù)向輸入端和正向輸入端之間一次連接有高位電容陣列和低位電容陣列；高位電容陣列與高位和偏移誤差校準(zhǔn)模塊連接，低位電容陣列與低位和橋接電容校準(zhǔn)模塊連接；高位電容陣列和低位電容陣列通過開關(guān)陣列控制與數(shù)字控制邏輯的導(dǎo)通；其中開關(guān)陣列通過refp/refn方式連接；所述高位和偏移誤差校準(zhǔn)模塊包括第一增益電容，便宜誤差校準(zhǔn)與多個(gè)高位電容校準(zhǔn)并聯(lián)，第一增益電容與其連接；所述低位和橋接電容校準(zhǔn)模塊包括第二增益電容，第二增益電容余低位校準(zhǔn)單元連接。

更進(jìn)一步的，本發(fā)明的特點(diǎn)還在于：

其中高位電容校準(zhǔn)包括與偏移誤差校準(zhǔn)并列設(shè)置的高位c電容校準(zhǔn)、高位2c電容校準(zhǔn)、高位4c電容校準(zhǔn)、高位8c電容校準(zhǔn)和高位16c電容校準(zhǔn)。

其中偏移誤差校準(zhǔn)、高位c電容校準(zhǔn)、高位2c電容校準(zhǔn)和高位4c電容校準(zhǔn)的結(jié)構(gòu)為第一校準(zhǔn)構(gòu)型，第一校準(zhǔn)構(gòu)型包括多個(gè)并列設(shè)置的電容。

其中高位8c電容校準(zhǔn)和高位16c電容校準(zhǔn)的結(jié)構(gòu)為第二校準(zhǔn)構(gòu)型，第二校準(zhǔn)構(gòu)型比第一校準(zhǔn)構(gòu)型多一個(gè)并聯(lián)電容。

其中低位和橋接電容校準(zhǔn)模塊包括第二增益電容，第二增益電容與低位校準(zhǔn)單元連接。

其中低位校準(zhǔn)單元包括多個(gè)電容并聯(lián)結(jié)構(gòu)，多個(gè)電容并聯(lián)結(jié)構(gòu)與第二增益電容順序連接；靠近第二增益電容的第一個(gè)電容并聯(lián)結(jié)構(gòu)為1個(gè)電容，電容并聯(lián)結(jié)構(gòu)的電容數(shù)量從第一個(gè)電容并聯(lián)結(jié)構(gòu)開始遞增1個(gè)電容。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本裝置能夠提高開關(guān)電容陣列adc的精度；，首先校準(zhǔn)失調(diào)電壓，然后對低位電容陣列和橋接電容的精度進(jìn)行校準(zhǔn)，最后對高位電容陣列的精度進(jìn)行校準(zhǔn)。芯片電容陣列中的各電容均校準(zhǔn)精確，則電容陣列的匹配性誤差，寄生電容引起的誤差，以及橋接電容精度的誤差，均得到有效消除。以上誤差的基本消除，可大幅提升adc的性能指標(biāo)。低位和橋接電容校準(zhǔn)模塊內(nèi)的各電容根據(jù)誤差的幅值和極性確定接refn或者refp。對誤差的校準(zhǔn)可以實(shí)現(xiàn)多幅值和雙極性。高位和偏移誤差校準(zhǔn)的電容陣列可針對誤差的幅值和極性進(jìn)行雙極性多幅值的校準(zhǔn)，使校準(zhǔn)彌補(bǔ)誤差，提高轉(zhuǎn)換精度。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)示意圖：

圖2為本發(fā)明中高位和偏移誤差校準(zhǔn)模塊的結(jié)構(gòu)示意圖；

圖3為本發(fā)明中第一校準(zhǔn)構(gòu)型的結(jié)構(gòu)示意圖；

圖4為本發(fā)明中第二校準(zhǔn)構(gòu)型的結(jié)構(gòu)示意圖；

圖5為本發(fā)明中低位和橋接電容校準(zhǔn)模塊的結(jié)構(gòu)示意圖。

圖中：1為比較器；2為低位和橋接電容校準(zhǔn)模塊；3為高位和偏移誤差校準(zhǔn)模塊；4為橋接電容；5為低位電容陣列；6為高位電容陣列；7為開關(guān)陣列；8為第一增益電容；9為偏移誤差校準(zhǔn)；10為高位c電容校準(zhǔn)；11為高位2c電容校準(zhǔn)；12為高位4c電容校準(zhǔn)；13為高位8c電容校準(zhǔn)；14為高位16c電容校準(zhǔn)；15為第一校準(zhǔn)構(gòu)型；16為第二校準(zhǔn)構(gòu)型；17為第二增益電容；18為低位校準(zhǔn)單元；19為數(shù)字控制邏輯。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)一步說明。

本發(fā)明提供了一種sar型adc的高精度校準(zhǔn)裝置，如圖1所示，包括比較器1，比較器1的負(fù)向輸入端和正向輸入端之間一次連接有高位電容陣列6和低位電容陣5；高位電容陣列6與高位和偏移誤差校準(zhǔn)模塊3連接，低位電容陣列5與低位和橋接電容校準(zhǔn)模塊2連接；高位電容陣列6和低位電容陣列5通過開關(guān)陣列7控制與數(shù)字控制邏輯的導(dǎo)通；其中開關(guān)陣列7通過refp/refn方式連接。sar型adc電容陣列的主要誤差因素包括匹配性誤差、寄生電容引入的誤差、以及橋接電容的精度誤差。以上誤差可導(dǎo)致高位電容陣列6和低位電容陣列5的權(quán)重不精確，且引入偏移誤差。根據(jù)對誤差源的分析，本發(fā)明引入高位和偏移誤差校準(zhǔn)3和低位和橋接電容校準(zhǔn)2，提升高、低位電容陣列的精確性，降低偏移誤差，確保sar型adc具有高精度。

如圖2所示，高位和偏移誤差校準(zhǔn)模塊3包括并列設(shè)置的偏移誤差校準(zhǔn)9、高位c電容校準(zhǔn)10、高位2c電容校準(zhǔn)11、高位4c電容校準(zhǔn)12、高位8c電容校準(zhǔn)13和高位16c電容校準(zhǔn)14；還包括第一增益電容18，增益電容18的大小決定校準(zhǔn)的范圍，增益電容18越大校準(zhǔn)范圍越大，該值的確定依據(jù)為工藝的誤差范圍。為實(shí)現(xiàn)有效校準(zhǔn)，校準(zhǔn)的范圍應(yīng)涵蓋工藝的誤差范圍。此外，偏移誤差校準(zhǔn)9用于校準(zhǔn)偏移誤差，高位c電容校準(zhǔn)10用于校準(zhǔn)圖1中高位電容陣列中容值為c的電容，高位2c電容校準(zhǔn)11用于校準(zhǔn)圖1中高位電容陣列中容值為2c的電容，高位4c電容校準(zhǔn)12用于校準(zhǔn)圖1中高位電容陣列中容值為4c的電容，其它位的校準(zhǔn)以此類推。

高位和偏移誤差校準(zhǔn)模塊3中偏移誤差校準(zhǔn)9、高位c的校準(zhǔn)10、高位2c的校準(zhǔn)11、高位4c的校準(zhǔn)12的內(nèi)部結(jié)構(gòu)均采用圖3所示的第一校準(zhǔn)構(gòu)型15。高位和偏移誤差校準(zhǔn)模塊3中高位8c的校準(zhǔn)13和高位16c的校準(zhǔn)14的內(nèi)部結(jié)構(gòu)均采用圖4所示的第二校準(zhǔn)構(gòu)型16。第二校準(zhǔn)構(gòu)型16較第一校準(zhǔn)構(gòu)型15多了最右側(cè)電容，使得第二校準(zhǔn)構(gòu)型16的校準(zhǔn)電容陣列校準(zhǔn)能力增強(qiáng)。因?yàn)楦呶浑娙蓐嚵兄袡?quán)重較大電容，其誤差可能范圍也較大。

圖3和圖4所示的校準(zhǔn)構(gòu)型有兩種連接可能性refp和refn。對于高位電容陣列6的校準(zhǔn)，其操作可以歸納如下。使高位電容權(quán)重減小的校準(zhǔn)操作為：在采樣階段，校準(zhǔn)電容接refp；在轉(zhuǎn)換階段，校準(zhǔn)電容接refn。使高位電容權(quán)重增大的校準(zhǔn)操作為：在采樣階段，校準(zhǔn)電容接refn；在轉(zhuǎn)換階段，校準(zhǔn)電容接refp。電容不參與校準(zhǔn)的操作為：在采樣階段，校準(zhǔn)電容接refn或者refp；在轉(zhuǎn)換階段，校準(zhǔn)電容仍然接refn或者refp。對于偏移誤差的校準(zhǔn)9的操作可以歸納如下。校準(zhǔn)正向偏移誤差的操作為：在采樣階段，校準(zhǔn)電容接refp；在轉(zhuǎn)換階段，校準(zhǔn)電容接refn。校準(zhǔn)負(fù)向偏移誤差的操作為：在采樣階段，校準(zhǔn)電容接refn；在轉(zhuǎn)換階段，校準(zhǔn)電容接refp。電容不參與校準(zhǔn)的操作為：在采樣階段，校準(zhǔn)電容接refn或者refp；在轉(zhuǎn)換階段，校準(zhǔn)電容仍然接refn或者refp。

如圖5所示，低位和橋接電容校準(zhǔn)2包括：第二增益電容17和低位校準(zhǔn)單元18。第二增益電容17的大小決定校準(zhǔn)的范圍，該值的確定依據(jù)為工藝的誤差范圍。

如圖1所示低位電容陣列5包含7個(gè)電容，電容值分別為64c、32c、16c，8c，4c，2c，c。則與該電容相對應(yīng)的低位校準(zhǔn)單元18中電容的個(gè)數(shù)與其相對應(yīng)。具體的64c對應(yīng)的校準(zhǔn)單元為7個(gè)電容并列設(shè)置；32c對應(yīng)的校準(zhǔn)單元為6個(gè)電容并列設(shè)置；16c對應(yīng)的校準(zhǔn)單元為5個(gè)電容并列設(shè)置；8c對應(yīng)的校準(zhǔn)單元為4個(gè)電容并列設(shè)置；4c對應(yīng)的校準(zhǔn)單元為3個(gè)電容并列設(shè)置；2c對應(yīng)的校準(zhǔn)單元為1電容并列設(shè)置；c對應(yīng)的校準(zhǔn)單元為1個(gè)電容。與高位電容陣列6的校準(zhǔn)類似，低位電容陣列5中權(quán)重較大電容，其誤差可能范圍也較大，故校準(zhǔn)范圍隨權(quán)重的降低而減小。

低位校準(zhǔn)單元18有三種連接可能性vin，refp和refn。對于低位電容的校準(zhǔn)，其操作可以歸納如下。使低位電容權(quán)重增大的操作為：在采樣階段，校準(zhǔn)電容接vin；在轉(zhuǎn)換階段，校準(zhǔn)電容接refp。其作用等效于對低位電容并入小電容，實(shí)現(xiàn)權(quán)重增大。不對低位電容進(jìn)行校準(zhǔn)的操作為：在采樣階段，校準(zhǔn)電容接vin；在轉(zhuǎn)換階段，校準(zhǔn)電容接refn。由于校準(zhǔn)只能使低位電容陣列的權(quán)重增大而不能減小，所以在電路設(shè)計(jì)時(shí)，應(yīng)使加入的校準(zhǔn)為校準(zhǔn)范圍的一半時(shí)達(dá)到最佳狀態(tài)。則流片后若引入偏差，可以加入更多的校準(zhǔn)或者減去原有的校準(zhǔn)，從而實(shí)現(xiàn)雙向調(diào)整。為實(shí)現(xiàn)高低位電容陣列的良好銜接，低位電容陣列串聯(lián)橋接電容的容值應(yīng)當(dāng)?shù)扔诟呶浑娙蓐嚵械淖畹臀?。?dāng)橋接電容的實(shí)際容值較理想情況增大或減小，可以通過減小或者增大低位電容陣列的容值，使得二者的串聯(lián)值仍然等于預(yù)期值，使得高低位電容陣列良好銜接，從而實(shí)現(xiàn)對橋接電容的校準(zhǔn)。

本發(fā)明sar型adc的高精度校準(zhǔn)裝置的工作過程是：首先，掌握校準(zhǔn)能力。通過后仿真逐次確定每一個(gè)校準(zhǔn)電容接入校準(zhǔn)所引入的校準(zhǔn)電壓。高位電容陣列6和低位電容陣列5所有電容均不參與校準(zhǔn)的情況下，測量比較器1負(fù)端的電壓值。而后，將高位電容陣列6和低位電容陣列5所有電容逐一接入校準(zhǔn)，查看此時(shí)比較器1負(fù)端的電壓與不校準(zhǔn)時(shí)該端電壓的差別。由于比較器1正端電壓固定，比較器1負(fù)端的電壓變化會引起輸出代碼的變化，由此實(shí)現(xiàn)校準(zhǔn)。

其次，讀出誤差。輸入信號為斜坡型號，該電路在不加任何校準(zhǔn)的情況下正常工作一次，將輸出的0/1代碼轉(zhuǎn)換為十進(jìn)制，并按從小到大的順序進(jìn)行排列。在理想情況下，輸出十進(jìn)制數(shù)為0～2ⁿ(其中n代表adc的分辨率)，且每個(gè)數(shù)碼出現(xiàn)的次數(shù)相等。當(dāng)十進(jìn)制數(shù)字輸出為2^n-1，2^n-2，2^n-3…時(shí)，其所對應(yīng)的二進(jìn)制代碼只包含一個(gè)“1”，其它均為“0”，此時(shí)，只有一個(gè)電容接refp，其他接refn，可用于計(jì)算該電容的權(quán)重。同一數(shù)碼輸出多次，在第一次輸出以上數(shù)值時(shí)，所對應(yīng)的模擬輸入信號為vref/2，vref/4，vref/8…。然而，在實(shí)際操作中，第一次輸出2^n-1，2^n-2，2^n-3…時(shí)，所對應(yīng)的模擬輸入信號并不理想。計(jì)算理想和實(shí)際的模擬輸入信號的差別，該誤差數(shù)據(jù)是校準(zhǔn)施加的依據(jù)。

最后，加入校準(zhǔn)。根據(jù)讀出的誤差以及不同校準(zhǔn)電容的校準(zhǔn)能力，選擇最佳的校準(zhǔn)方案，對誤差進(jìn)行校準(zhǔn)，提升adc的整體轉(zhuǎn)換精度。加入校準(zhǔn)的順序?yàn)椋菏紫燃尤肫普`差校準(zhǔn)9，然后加入低位和橋接電容的校準(zhǔn)模塊2，最后加入高位和偏移誤差校準(zhǔn)模塊3。加入校準(zhǔn)后對adc進(jìn)行測試，如果性能指標(biāo)滿足要求則校準(zhǔn)結(jié)束。然而，校準(zhǔn)能力的確定依據(jù)為后仿真結(jié)果，流片后其校準(zhǔn)能力可能存在偏差。加入校準(zhǔn)后進(jìn)行測試，如果性能指標(biāo)不滿足指標(biāo)要求，則對校準(zhǔn)進(jìn)行微調(diào)，直至校準(zhǔn)后的adc滿足指標(biāo)要求。