本發(fā)明涉及模擬集成電路領域。

背景技術：

輸入電壓范圍是模數轉換器應用中最常見的參數。輸入電壓范圍決定了模數轉換器能達到的最大信噪比。根據理想逐次逼近模數轉換器特性，噪聲主要是由量化噪聲和采樣熱噪聲決定。在量化噪聲和采樣熱噪聲一定的情況下，輸入電壓范圍越大，模數轉換器的信噪比越高。隨著半導體工藝尺寸的進步，溝道尺寸越來越小，速度越來越快，但是器件耐壓則越來越低，能接受的輸入電壓范圍則越來越小，導致實際芯片的信噪比提高有限。如何利用小尺寸工藝速度快的特點實現大的輸入電壓范圍從而在提高轉換速率的基礎上提高模數轉換器信噪比是本專利要解決的主要問題。

以往的輸入電壓提高的方式是采用電阻和電容對輸入電壓進行縮放，使得最終經過采樣電容上的輸入電壓范圍已經減小，實際等效的輸入電壓已經縮小了，采用這種方式僅能擴展輸入范圍，但是不能提高轉換器的信噪比。

技術實現要素：

本發(fā)明所要解決的技術問題是，提出一種提高輸入范圍的模數轉換器結構。

本發(fā)明解決所述技術問題采用的技術方案是，模數轉換電路，其特征在于，包括采樣轉換電容陣列、輸入縮放電路、次模數轉換器、比較器、采樣開關、逐次逼近邏輯電路，

輸入縮放電路的輸入端連接外部輸入端vin，輸入縮放電路的輸出端通過第一采樣開關s1連接次模數轉換器的輸入端，次模數轉換器的輸出端連接到采樣轉換電容陣列的第二輸入端；

外部輸入端vin通過第二采樣開關s2連接到采樣轉換電容陣列的第一輸入端，采樣轉換電容陣列的輸出端連接到比較器，比較器的輸出端連接到逐次逼近邏輯電路的輸入端，逐次逼近邏輯電路的輸出端連接到采樣轉換電容陣列的第三輸入端。

所述采樣轉換電容陣列的第二輸入端為轉換數據的前x位的輸入端，第三輸入端為轉換數據的余下位的輸入端，x為預定整數。

本發(fā)明的有益效果為，本發(fā)明的提高輸入范圍模數轉換器，與現有類似的模數轉換器相比，采用提高輸入范圍結構，在對采樣電容上的采樣電壓不進行縮放的情況下，降低了比較器輸入端電壓跳變的幅度，在采樣噪聲不變的情況下，大幅度提高了信噪比。

附圖說明

圖1為常用縮放電路結構示意圖。

圖2為次模數轉換器電容采樣電路示意圖。

圖3為主電容陣列電路圖。

圖4為逐次逼近邏輯電路圖。

圖5為本發(fā)明的模數轉換器結構示意圖。

圖6為采樣電容與其噪聲等效電路圖。

具體實施方式

下面結合具體實施方式對本發(fā)明進行進一步詳細地描述。

電容型模數轉換器采用電荷重分配陣列作為片內dac進行比較產生轉換結果。根據理想逐次逼近模數轉換器特性，在量化噪聲和采樣熱噪聲一定的情況下，加載在電荷重分配陣列的輸入電壓范圍越大，模數轉換器的信噪比越高。

vn,cs的功率譜為

因此當開關斷開時cs上的噪聲功率為

理想snr的公式為

一般而言pnoise為量化噪聲，對于采樣電容來說pnoise包括了量化噪聲和采樣噪聲，對于一個n為的adc量化噪聲pq為

其中

εq為量化誤差，由于概率分布函數在無限范圍內的積分等于1，所以

p(εq)＝0,其他情況

對于一正弦波來說

而噪聲功率為

所以

由此可得對于既定的開關電容為一常數，當vin越大snr越接近理想的snr值。

然而隨著現代半導體制造工藝的進步，器件的尺寸越來越小，工作速度越來越快，同時器件的耐壓性越來越低，使得電荷重分配陣列后級比較器的工作電壓也越來越低，這樣限制了可加載在電荷重分配陣列的輸入電壓范圍，導致實際芯片的信噪比提高十分有限。

本發(fā)明應用于模數轉換器的結構包含采樣轉換電容陣列、輸入縮放電路、次模數轉換器、比較器、采樣開關、逐次逼近邏輯。

以一款12位模數轉換器為例，首先將電壓vin輸入如圖1所示電阻型電壓縮放電路中進行電壓縮放后，輸出至次模數轉換器(圖5中標記為子adc)的采樣端。該次模數轉換器為一個轉換精度為4位的模數轉換器(其中轉換精度n＝4，冗余位k＝1，有效數據位n-k＝3)，次模數轉換器的采樣電路如圖2所示。經過該次模數轉換器轉換后將3位數據輸入如圖3所示的主電容陣列的前三位(電容陣列c1_0、c1_1、c1_2)，這樣就將電路最高翻轉電壓縮減8倍，可滿足后級小尺寸低壓器件構成的比較器工作電壓。數據經過比較器處理后輸出至9位逐次逼近邏輯模塊進行運算(m+k＝9為后9位數據)，9位逐次逼近邏輯模塊如圖4所示，其轉換工作過程如下：先將開關s1接1端，使得電容上極板接至vrefh，電容下極板接比較器正端，與比較器負端vcm進行比較得到結果vout，如果vout<0，則控制開關s2接2端，使電容2c上極板與vrefl相接；如果vout>0，則控制開關s2接1端，使電容2c上極板與vrefh相接。將電容2c下極板接比較器正端，與比較器負端vcm比較，得到vout，如果vout>0，則控制開關s3接1端，使電容4c上極板與vrefh相接，如果vout<0，則控制開關s3接2端，使電容4c上極板與vrefl相接。之后電容4c下極板再次接至比較器正端，與比較器負端vcm電壓進行比較得到vout。以此類推，最終得到一個9位數據結果，將得到9位有效數據后輸出至采樣轉換電容陣列的后9位，進而得到完整數據。

在轉換過程中，由于vin通過采樣開關s2輸入采樣轉換電容陣列，使得采樣轉換電容陣列的輸入電壓范圍大大提高，進而顯著提高了整體電路的信噪比；而縮放電路與次模數轉換器的3位轉換結果使得輸入至小尺寸低耐壓器件比較器的信號滿足工藝需求，實現了在小尺寸低耐壓工藝條件下通過提高輸入電壓范圍提升電路信噪比的設計目標。

本發(fā)明提出一種提高輸入范圍的模數轉換器結構，能夠有效提高輸入電壓范圍，所述模數轉換器電路包括：采樣轉換電容陣列、輸入縮放電路、次模數轉換器、比較器、采樣開關、逐次逼近邏輯。通過采用縮放電路及次模數轉換器，將輸入信號進行縮放使得其滿足小尺寸低耐壓器件工藝的設計要求。通過將輸入信號接至采樣轉換電容陣列提高輸入電壓的范圍，進而提高信噪比。