技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種應(yīng)用在低電壓環(huán)境中的高速動(dòng)態(tài)鎖存比較器，其在傳統(tǒng)的高速動(dòng)態(tài)鎖存比較器的結(jié)構(gòu)下,采用了傳統(tǒng)結(jié)構(gòu)+forward?body?bias的方法，與傳統(tǒng)結(jié)構(gòu)相比降低了電源電壓以及響應(yīng)時(shí)間，而后又加入與非門,該傳統(tǒng)結(jié)構(gòu)+forward?body?bias+與非門的方法相較于傳統(tǒng)結(jié)構(gòu)+forward?body?bias的方法降低了功耗。所采用的forward?body?bias的方法，將CMOS的襯底當(dāng)作另一個(gè)柵極，給襯底提供一個(gè)與傳統(tǒng)結(jié)構(gòu)相反的襯底偏置電壓，將PMOS的襯底改接地，而NMOS的襯底改接電源。耗盡層變窄，降低了閾值電壓，所需的柵電壓也隨之降低。

技術(shù)研發(fā)人員：張章;丁婧
受保護(hù)的技術(shù)使用者：合肥工業(yè)大學(xué)
文檔號(hào)碼：201610533423
技術(shù)研發(fā)日：2016.07.07
技術(shù)公布日：2016.11.23