1.一種應(yīng)用在低電壓環(huán)境中的高速動態(tài)鎖存比較器，其特征在于：包括第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)、第一反相器（I1）、第二反相器（I2）、與非門（NAND）和鎖存器；其中所述鎖存器包括第一控制端、第二控制端、第一輸出端、第二輸出端和地端；
所述第一PMOS管(P1)的柵極接時鐘信號（CLK），第二PMOS 管 (P2)的柵極接與非門的輸出端(CLKC)，第三PMOS 管(P3)的柵極接第一輸入信號(VIP)，第四PMOS管(P4)的柵極接第二輸入信號(VIN)；
所述第一PMOS管(P1)的源極接電源（Vdd），第二PMOS管(P2)的源極與第一PMOS管(P1)的漏極相連，所述第三PMOS管(P3)的源極、第四PMOS管(P4)的源極分別與第二PMOS管(P2) 的漏極連接；
所述第三PMOS管(P3)的漏極分別與第一反相器(I1)的輸入端、鎖存器的第一輸出端連接；所述第四PMOS管(P4)的漏極分別與第二反相器(I2)的輸入端、鎖存器的第二輸出端連接；
所述第一反相器(I1)的輸出端(OUTP)和與非門(NAND)的其中一個輸入端連接，第二反相器(I2)的輸出端(OUTN)和與非門(NAND)的另一個輸入端連接；
所述第一PMOS管（P1）的襯底即體極、第二PMOS管（P2）的體極、第三PMOS管（P3）的體極、第四PMOS管（P4）的體極均接地；所述第一反相器(I1)、第二反相器(I2)及與非門（NAND）中的所有PMOS管的體極均接地，所有NMOS管的體極一律接電源（Vdd）。
2.根據(jù)權(quán)利要求1所述的一種應(yīng)用在低電壓環(huán)境中的高速動態(tài)鎖存比較器，其特征在于：所述鎖存器包括第一NMOS管(P5)、第二NMOS管(P6)、第三NMOS管(P7)、第四NMOS管(P8)；
所述第一NMOS管(P5)的柵極作為第一控制端接時鐘信號（CLK），第二NMOS管(P6)的柵極作為鎖存器的第二輸出端，第三NMOS管(P7)的柵極作為鎖存器的第一輸出端，第四NMOS管(P8)的柵極作為第二控制端接時鐘信號（CLK）；
所述第一NMOS管(P5)的源極、第二NMOS管(P6)的源極、第三NMOS管(P7)的源極、第四NMOS管(P8)的源極共接后作為接地端接地；
所述第一NMOS管(P5)的漏極、第二NMOS管(P6)的漏極分別與第一反相器(I1)的輸入端、鎖存器的第一輸出端連接；所述第三NMOS管(P7)的漏極、第四NMOS管(P8)的漏極分別與第二反相器(I2)的輸入端、鎖存器的第二輸出端連接；
所述第三PMOS管(P3)的漏極分別與第一NMOS管(P5)的漏極、第二NMOS管(P6)的漏極、第三NMOS管(P7)的柵極相連，所述第四PMOS管(P4)的漏極分別與第三NMOS管(P7)的漏極、第四NMOS管(P8)的漏極、第二NMOS管(P6)的柵極相連；
所述第一NMOS管（P5）的襯底即體極、第二NMOS管（P6）的體極、第三NMOS管（P7）的體極、第四NMOS管（P8）的體極均接電源（Vdd）。