以下的說明涉及集成電路器件(“ic”)。更具體地，以下的說明涉及用于ic的包括mugfet的壓控振蕩器。

背景技術(shù)：

集成電路隨著時(shí)間推移已變得越來越“密集”，即，在給定尺寸的ic中實(shí)施了更多的邏輯結(jié)構(gòu)。密度的這種增加導(dǎo)致了諸如多柵極場(chǎng)效應(yīng)晶體管(“mugfet”)那樣的多柵極器件的開發(fā)。mugfet的一種形式是多獨(dú)立柵極場(chǎng)效應(yīng)晶體管(“migfet”)。mugfet的形式可以是平面的或非平面的。例如，平面雙柵極晶體管和flexfet是平面形式的mugfet，而finfet以及三柵極或3d晶體管是非平面形式的mugfet。為了清楚起見，作為例子而不是限制，以下的說明是依據(jù)finfet，其中finfet通常是指任何基于鰭(fin)的、多柵極晶體管結(jié)構(gòu)體系，而不管柵極的數(shù)目，只要其具有至少兩個(gè)柵極。

finfet在電感-電容(“l(fā)c”)壓控振蕩器(“vco”)中的使用提出了實(shí)現(xiàn)寬調(diào)諧范圍的挑戰(zhàn)。通常，這可以是因?yàn)榭煽啃院蜄艠O功函數(shù)問題。沿著這一思路，由于該變?nèi)荻O管的finfet工藝功函數(shù)，變?nèi)荻O管(例如nmos變?nèi)荻O管等)的電容-電壓(“cv”)曲線可能向更高的電壓移動(dòng)。

因此，提供能克服一個(gè)或多個(gè)這方面問題的寬帶nmoslcvco是被期望的和有用的。

技術(shù)實(shí)現(xiàn)要素：

一種設(shè)備總體涉及壓控振蕩。在這樣的設(shè)備中，電感器具有抽頭并且所述電感器具有或被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。所述抽頭被耦接以接收第一電流。粗粒度電容器(coarsegraincapacitor)陣列被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)，并且被耦接以分別接收多個(gè)選擇信號(hào)。變?nèi)荻O管被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)并且被耦接以接收控制電壓。變?nèi)荻O管包括mugfet?？鐚?dǎo)單元被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并且跨導(dǎo)單元具有公共節(jié)點(diǎn)。根據(jù)頻率縮放的電阻網(wǎng)絡(luò)被耦接到公共節(jié)點(diǎn)，并且被耦接以接收用于第二電流的路徑的電阻值的多個(gè)選擇信號(hào)。

任選地，所述根據(jù)頻率縮放的電阻網(wǎng)絡(luò)具有相應(yīng)的第一端和第二端，其中所述第一端被耦接到公共節(jié)點(diǎn)和帶有柵極節(jié)點(diǎn)、漏極節(jié)點(diǎn)和源極節(jié)點(diǎn)的選擇晶體管。漏極節(jié)點(diǎn)可以分別耦接到電阻的第二端。源極節(jié)點(diǎn)可以分別共同地互相耦接，以及選擇晶體管的柵極節(jié)點(diǎn)可以分別被耦接以接收所述選擇信號(hào)。

任選地，用于第二電流的路徑的電阻值可以根據(jù)所述壓控振蕩器的頻率范圍中的頻率而縮放。所述選擇晶體管可包括第二mugfet，以及所述第二電流可以是用于壓控振蕩器的偏置電流。

任選地，所述粗粒度電容器陣列的單元可以互相間隔開，并被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)。所述單元可以逐步遠(yuǎn)離電感器的線圈，以及所述單元可以被耦接以分別接收所述選擇信號(hào)。

任選地，所述單元參照所述選擇信號(hào)從最低位到最高位被耦接以及所述最低位離所述線圈最接近。

任選地，每個(gè)所述單元可包括第一電容器和第二電容器。所述單元還可以包括第一晶體管，所述第一晶體管具有被耦接以接收所述選擇信號(hào)中的一個(gè)選擇信號(hào)的第一柵極、被耦接到所述第一電容器的第一近端導(dǎo)體的第一源-漏節(jié)點(diǎn)、和被耦接到所述第二電容器的第二近端導(dǎo)體的第二源-漏節(jié)點(diǎn)。

任選地，每個(gè)所述單元可包括第二晶體管和第三晶體管，所述第二晶體管和第三晶體管分別具有第二柵極和第三柵極，所述第二柵極和第三柵極被共同耦接以接收所述選擇信號(hào)中的一個(gè)選擇信號(hào)。所述第二晶體管的第一漏極節(jié)點(diǎn)可以被耦接到所述第一晶體管的第一源-漏節(jié)點(diǎn)。所述第三晶體管的第二漏極節(jié)點(diǎn)可以被耦接到所述第一晶體管的第二源-漏節(jié)點(diǎn)，以及所述第二晶體管和所述第三晶體管的各源極節(jié)點(diǎn)可以被共同耦接到接地點(diǎn)。

任選地，所述第一晶體管、所述第二晶體管和所述第三晶體管包括第二mugfet。

任選地，所述壓控振蕩器還包括可編程電流源，其被耦接到電源節(jié)點(diǎn)，以提供所述第一電流。可編程電流源可包括選擇晶體管以及所述選擇電流可以分別被耦接以接收所述選擇信號(hào)，以提供根據(jù)頻率縮放的電流源。

任選地，所述選擇晶體管是與第一極性相關(guān)聯(lián)的第一選擇晶體管。可編程電流源可包括第二選擇晶體管，其中所述第二選擇晶體管被耦接以分別接收多個(gè)第二選擇信號(hào)以及所述第二選擇晶體管可以是與第二極性相關(guān)聯(lián)的，所述第二極性與所述第一極性相反。

任選地，所述可編程電流源的所述第一晶體管和所述第二晶體管是分別的第二mugfet。

一種系統(tǒng)總體涉及集成電路器件。在這樣的系統(tǒng)中，控制器被耦接以接收頻率和幅度擺動(dòng)輸入信號(hào)。壓控振蕩器被耦接到控制器，并接收選擇信號(hào)和控制電壓。所述壓控振蕩器包括電感器。電感器具有抽頭并且所述電感器具有或被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。所述抽頭被耦接以接收第一電流。粗粒度電容器陣列被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)，并且被耦接以分別接收所述選擇信號(hào)。變?nèi)荻O管被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并且被耦接以接收所述控制電壓。變?nèi)荻O管包括mugfet?？鐚?dǎo)單元被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。所述跨導(dǎo)單元具有公共節(jié)點(diǎn)。根據(jù)頻率縮放的電阻網(wǎng)絡(luò)被耦接到公共節(jié)點(diǎn)，并且被耦接以接收用于第二電流的路徑的電阻值的所述選擇信號(hào)。

任選地，所述系統(tǒng)還包括可編程電流源，其被耦接到電源節(jié)點(diǎn)，以提供所述第一電流。所述可編程電流源可包括第一選擇晶體管，以及所述第一選擇晶體管可被耦接以接收所述選擇信號(hào)。

任選地，所述頻率縮放的電阻網(wǎng)絡(luò)可包括具有第一端的電阻，其中所述第一端被耦接到公共節(jié)點(diǎn)和包括源極節(jié)點(diǎn)、柵極節(jié)點(diǎn)和漏極節(jié)點(diǎn)的第二選擇晶體管。所述第二選擇晶體管的漏極節(jié)點(diǎn)可以分別被耦接到電阻的第二端。所述第二選擇晶體管的源極節(jié)點(diǎn)可以被共同地互相耦接，以及所述第二選擇晶體管的柵極節(jié)點(diǎn)可以分別被耦接以接收所述選擇信號(hào)。

任選地，粗粒度電容器陣列的單元可以互相間隔開，并被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)。所述單元可以逐步遠(yuǎn)離電感器的線圈，以及所述單元的第三選擇晶體管的組可被耦接以分別接收所述選擇信號(hào)。

任選地，用于第二電流的路徑的電阻值由被提供到頻率縮放的電阻網(wǎng)絡(luò)的所述選擇信號(hào)，根據(jù)所述壓控振蕩器的頻率范圍中的頻率而縮放。

任選地，所述第一選擇電阻可以是與第一極性相關(guān)聯(lián)的，以及所述選擇信號(hào)可以是第一選擇信號(hào)。可編程電流源可包括第四選擇晶體管，其中所述第四選擇晶體管被分別耦接以接收第二選擇信號(hào)，以及第四選擇晶體管與第二極性相關(guān)聯(lián)，所述第二極性是與所述第一極性相反的。

任選地，所述第一選擇晶體管、所述第二選擇晶體管、所述第三選擇晶體管和所述第四選擇晶體管都分別包括第二mugfet。

一種方法總的涉及到壓控振蕩。在這樣的方法中，第一電流通過電感器的抽頭被接收。電感器被耦接到或具有正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。從被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)的粗粒度電容器陣列中選擇電容值。所述粗粒度電容器陣列被耦接以分別接收選擇信號(hào)，從而選擇電容值。設(shè)置用于被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)的變?nèi)荻O管的控制電壓。變?nèi)荻O管包括mugfet。經(jīng)由被耦接到所述正端輸出節(jié)點(diǎn)和所述負(fù)端輸出節(jié)點(diǎn)的跨導(dǎo)單元提供跨導(dǎo)。所述跨導(dǎo)單元具有公共節(jié)點(diǎn)。從被耦接到公共節(jié)點(diǎn)的根據(jù)頻率縮放的電阻網(wǎng)絡(luò)中選擇用于第二電流的路徑的電阻值。所述根據(jù)頻率縮放的偏置電流源-電阻網(wǎng)絡(luò)被耦接以接收所述多個(gè)選擇信號(hào)從而選擇用于所述路徑的電阻值。輸出振蕩信號(hào)。

任選地，所述選擇信號(hào)是第一選擇信號(hào)，以及所述方法還包括通過被耦接以接收所述第一選擇信號(hào)和第二選擇信號(hào)以選擇第一電流的可編程電流源來選擇所述第一電流?？删幊屉娏髟纯杀获罱拥诫娫垂?jié)點(diǎn)以供應(yīng)所述第一電流，以及所述第一選擇信號(hào)和所述第二選擇信號(hào)用于可編程電流源的相反極性的兩個(gè)晶體管。

通過考慮下面的具體實(shí)施方式和附圖，將明白本發(fā)明的其它特性。

附圖說明

附圖示出了示例性設(shè)備和/或方法。然而，附圖不應(yīng)當(dāng)被看作為對(duì)權(quán)利要求范圍的限制，而僅僅是用于說明和理解。

圖1是描繪示例性寬帶壓控振蕩器(“vco”)的示意圖。

圖2是描繪示例性可編程電流源的示意圖。

圖3是描繪示例性電容器單元的示意圖。

圖4是描繪增強(qiáng)型變?nèi)荻O管的示例性電容值-電壓(“cv”)曲線的圖表。

圖5描繪了vco的示例性布圖。

圖6是描繪控制器的框圖。

圖7是描繪示例性柱狀現(xiàn)場(chǎng)可編程門陣列(“fpga”)結(jié)構(gòu)的簡(jiǎn)化框圖。

圖8是描繪示例性壓控振蕩過程的流程圖。

具體實(shí)施方式

在以下的說明中，闡述了許多具體的細(xì)節(jié)，它們提供對(duì)這里描述的具體的例子的更透徹的說明。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)看到，可以不使用下面給出的具體細(xì)節(jié)的情況下，執(zhí)行這些示例的一個(gè)或多個(gè)其它示例和/或變例。在其它實(shí)例中，為了不模糊對(duì)這里的示例的說明，沒有對(duì)眾所周知的特征進(jìn)行描述。為了易于說明，在不同的圖上使用相同的標(biāo)簽來指相同的事物；然而在替換例中，這些事物可以是不同的。

在描述幾張附圖上說明性描繪的示例前，提供一般的介紹，以便進(jìn)一步理解。

lcvco是諧振振蕩器，它的頻率取決于有效電感(“l(fā)eff”)和有效電容值(“ceff”)。習(xí)慣上，lc振蕩器具有固定電感值，而電容值經(jīng)由fet變?nèi)荻O管被調(diào)諧。這種調(diào)諧可被用來實(shí)現(xiàn)相對(duì)較窄頻率調(diào)諧范圍。

相反，寬帶lcvco是通過使用切換的粗粒度電容器庫(switchingbankofcoarsecapacitors)與具有固定電感值的可精細(xì)調(diào)諧的變?nèi)荻O管相組合而形成的。粗粒度電容器調(diào)諧庫(coarsecapacitortuningbank)可以通過使用金屬-氧化物-金屬(“mom”)電容器(即mom電容器網(wǎng)絡(luò))與一系列fet開關(guān)相結(jié)合而形成。lcvco的調(diào)諧范圍可能限制并串轉(zhuǎn)換器-串并轉(zhuǎn)換器(“serdes”)、射頻(“rf”)或其它數(shù)據(jù)通信應(yīng)用中數(shù)據(jù)速率的范圍。

最大頻率調(diào)諧范圍可能依賴于最大有效電容值(“cmax”)相對(duì)最小有效電容值(“cmin”)的比值(“cmax/cmin”)。這個(gè)比值可能受該mom電容器網(wǎng)絡(luò)的電容值以及可精細(xì)調(diào)諧的變?nèi)荻O管的細(xì)粒度電容網(wǎng)絡(luò)的電容值影響。這個(gè)cmax/cmin比值中的額外因素可包括lc諧振電路的任何寄生電容值，包括但不限于，任何緩沖器負(fù)荷電容值和/或交叉耦合的晶體管負(fù)荷的跨導(dǎo)(“gm”)。因此，形成寬帶lcvco的挑戰(zhàn)是，相對(duì)用于serdes、rf或其它數(shù)據(jù)通信應(yīng)用的期望的cmax，使得cmin最小化。

為了形成寬帶lcvco，描述了頻率依賴的偏置的lcvco。所謂“寬帶”，通常是指約至少20％的頻率調(diào)諧范圍。例如，這可以是約10ghzvco的至少約20％頻率調(diào)諧范圍。然而，這可以隨不同的應(yīng)用而變化。例如，三個(gè)vco可在它們之間重疊使用，以提供頻率范圍，例如大約8ghz到17ghz等，每個(gè)這樣的vco覆蓋大約20％到30％的頻率調(diào)諧范圍。例如，這樣的lcvco可被用于serdes應(yīng)用，而不犧牲頻率調(diào)諧范圍，和/或不降低lc調(diào)諧電路的品質(zhì)因數(shù)。這樣的lcvco可以便于提供低抖動(dòng)鎖相環(huán)(“plls”)。

正如下面在附加細(xì)節(jié)中描述的，與包含頻率信息的電流偏置同步的開環(huán)可編程電阻器被使用來確?？煽康膙co運(yùn)行。通過布置粗粒度電容器的策略布局可被用于這樣的lcvco中以利用分布的l和c效應(yīng)的優(yōu)勢(shì)。這樣的布置可被用來增加lc振蕩器的頻率調(diào)諧范圍或使其最大化，以便于提供寬帶能力?？删幊屉娏髌每杀挥糜谔峁┰谡麄€(gè)頻率調(diào)諧范圍內(nèi)最佳的或至少改進(jìn)的抖動(dòng)性能，和/或通過利用依賴于偏置的寄生電容值而擴(kuò)展頻率調(diào)諧范圍。

記住以上的總的理解后，用于寬帶lcvco的各種結(jié)構(gòu)配置總體在下面描述。

圖1是描繪示例性寬帶lcvco100的示意圖。lcvco100是pmos電流源(“基于頂部的”)結(jié)構(gòu)體系；然而，在另一個(gè)配置中，偏置電流和可編程電阻的位置可被交換，以用于nmos電流源(“基于底部的”)結(jié)構(gòu)體系。lcvco100可包括可編程電流源110、電感器120、粗粒度電容器(“cap”)陣列130、變?nèi)荻O管140、交叉耦合的跨導(dǎo)(“gm”)單元150和電阻網(wǎng)絡(luò)160。電阻網(wǎng)絡(luò)160包括偏置電流路徑選擇網(wǎng)絡(luò)，即，晶體管的陣列(“晶體管陣列”)162和電阻的陣列(“電阻陣列”)161。

通過用一對(duì)交叉耦合的晶體管151和152以提供交叉耦合跨導(dǎo)單元150，余量或動(dòng)態(tài)余量(headroom)足以處理與按比例縮小技術(shù)(諸如20nmfinfet和更小的最小尺寸晶體管光刻技術(shù))相關(guān)聯(lián)的典型變化。頻率縮放的偏置電流源(即可編程電流源110和電阻網(wǎng)絡(luò)160)可以提供可編程電流偏置，其可被用來在寬的可調(diào)諧頻率范圍內(nèi)補(bǔ)償lc諧振振蕩器(lctankoscillator)擺動(dòng)變化。

電感器120可具有分布式的電感值，如以下附加細(xì)節(jié)描述的。參考電流(“iref”)103可以作為輸入被提供到可編程電流源110，以從可編程電流源110供應(yīng)輸出電流(“iout”)104。輸出電流104可被提供到電感器120的控制端口或抽頭。

來自可編程電流源110的可編程偏置電流iout104還可以通過利用偏置依賴的寄生電容值來提供lcvco100的寬帶頻率調(diào)諧范圍。換句話說，在iout104的值更大的情況下，寄生電容值可以更大或具有更大的影響。另外，ibias電流163可能與iout104相關(guān)。

電流iout104可以被提供到電感器120的抽頭?？梢酝ㄟ^固定抽頭電感器120提供用于lcvco100的寬頻率調(diào)諧范圍，固定抽頭電感器120包括但不限于固定單抽頭電感器120。換句話說，lcvco100的電感器120不一定必須是可切換抽頭的電感器以提供寬帶頻率調(diào)諧范圍。

在這個(gè)例子中，粗粒度電容器陣列130由n個(gè)電容器單位單元131形成(n是大于1的正整數(shù))，用來提供從一個(gè)電容器單位單元到下一個(gè)電容器單位單元的、粗粒度的電容值步長(zhǎng)。沿這一思路，粗粒度電容器單位單元131可以從2⁰到2ⁿ進(jìn)行編號(hào)，表示從最低位(“l(fā)sb”)到最高位(“msb”)，對(duì)應(yīng)于比特crs<0>到crs<n>。比特crs<0>到crs<n>可以是一系列選擇信號(hào)或選擇，它們可以分別被提供到電容器單位單元131的控制柵極。

在這個(gè)例子中，每個(gè)電容器單位單元131由mom電容器和nmos晶體管mugfet開關(guān)組成，正如下面以附加細(xì)節(jié)描述的。然而，在其它實(shí)施例中，也可以使用其它類型的電容器和/或其它類型的晶體管，例如其它類型的導(dǎo)體-絕緣體-導(dǎo)體電容器、其它極性晶體管、和/或其它類型的晶體管。另外，可以提供頻段重疊，即，在頻段x和頻段x+1之間的頻率重疊的百分比。為了得到大于某個(gè)百分比的頻段重疊，例如大于約20％，電容器單位單元131的電容器大小可以變化。例如，比特crs<0>可以控制mom電容器的130個(gè)指，并且比特crs<n>可以控制mom電容器的120個(gè)指。這僅僅是為了清楚起見而舉的一個(gè)例子，因此，這些或其它數(shù)值可被使用于其它例子中。

變?nèi)荻O管140的可調(diào)節(jié)電容器(“caps”)141和142可以組合地提供積累模式n-電容器變?nèi)荻O管(n-capvaractor)。這樣的可調(diào)節(jié)電容器141和142，相較于電容器單位單元131之間電容步長(zhǎng)值，可以提供細(xì)粒度電容值調(diào)節(jié)。變?nèi)荻O管140可以是常用的那些，所以這里不必詳細(xì)地描述變?nèi)荻O管140。

交叉耦合跨導(dǎo)單元150可以由交叉耦合晶體管151和152形成，在本例中它們分別是nmos晶體管。然而，這里描述的技術(shù)也可以用pmos交叉耦合晶體管來實(shí)施，以提供交叉耦合跨導(dǎo)單元150。而且，在其它實(shí)施例中，可以使用其它類型的晶體管。nmos晶體管151和152可以是平面晶體管或mugfet，諸如finfet。

電感器120可被耦接到或具有正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106，如下面更詳細(xì)地描述的。粗粒度電容器陣列130的每個(gè)電容器單位單元131都可以在每個(gè)單元131的一個(gè)輸出端處被耦接到正端輸出節(jié)點(diǎn)105和在每個(gè)單元131的另一個(gè)輸出端處被耦接到負(fù)端輸出節(jié)點(diǎn)106。

沿著這一思路，每個(gè)電容器單位單元131可以與對(duì)總體有效電感值的貢獻(xiàn)相關(guān)聯(lián)，如由分別在正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106上的n電感器115和116示出的。這樣的電感器115不是實(shí)際的元件，這樣的電感器115代表的是沿節(jié)點(diǎn)105和106的分布式電感，其中它們可以是電感器120的分布式電感。因此，電感器115可被使用來建?；虼磉@樣的分布式電感，電感器115被示為分別與電容器單位單元131相關(guān)聯(lián)的、沿著輸出節(jié)點(diǎn)105和106串聯(lián)耦接的各個(gè)電感器。

變?nèi)荻O管140可以在變?nèi)荻O管140的一個(gè)輸出端處被耦接到正端輸出節(jié)點(diǎn)105和在另一個(gè)輸出端處被耦接到負(fù)端輸出節(jié)點(diǎn)106?？烧{(diào)節(jié)電容器141和142的輸入可被共同地耦接以接收控制電壓143。單個(gè)控制電壓143可被用來調(diào)節(jié)每個(gè)可調(diào)節(jié)電容器141和142的電容值以用于這樣的電容值的精細(xì)調(diào)諧調(diào)節(jié)?？烧{(diào)節(jié)電容器141和142可以通過使用mugfet(例如finfet)半導(dǎo)體工藝技術(shù)制成，諸如等于或小于20nm的半導(dǎo)體工藝節(jié)點(diǎn)。

交叉耦合的跨導(dǎo)單元150可被耦接以提供節(jié)點(diǎn)105與106之間的跨導(dǎo)。交叉耦合的跨導(dǎo)單元150的nmos晶體管151的漏極節(jié)點(diǎn)和nmos晶體管152的柵極節(jié)點(diǎn)可被耦接到負(fù)端輸出節(jié)點(diǎn)106。nmos晶體管151和152的源極節(jié)點(diǎn)可以共同地被耦接到根據(jù)頻率縮放的電阻網(wǎng)絡(luò)160的電阻負(fù)載節(jié)點(diǎn)107。

電阻網(wǎng)絡(luò)160可被耦接在電阻負(fù)載節(jié)點(diǎn)107與接地節(jié)點(diǎn)102之間。更具體地，電阻陣列161的電阻r0到rn的第一端可以共同地被耦接到電阻負(fù)載節(jié)點(diǎn)107。電阻陣列161的源電阻(rs)的第一端可以在電阻負(fù)載節(jié)點(diǎn)107處與電阻r0到rn的第一端共同地耦接，并且這樣的源電阻rs的第二端可以被耦接到接地節(jié)點(diǎn)102，以保證即使在偏置電流路徑選擇網(wǎng)絡(luò)(例如晶體管陣列162)的所有的晶體管t0到tn，處在截止或基本上不導(dǎo)通狀態(tài)時(shí)，這樣的源電阻也存在。偏置電流路徑選擇網(wǎng)絡(luò)(例如晶體管陣列162)的所有晶體管t0到tn，都可以通過使用mugfet(例如finfet)半導(dǎo)體工藝技術(shù)而制成，諸如等于或小于20nm的半導(dǎo)體工藝節(jié)點(diǎn)。

電阻陣列161的電阻r0到rn的第二端分別被耦接到偏置電流路徑選擇網(wǎng)絡(luò)(例如晶體管陣列162)的晶體管t0到tn的漏極節(jié)點(diǎn)。偏置電流路徑選擇網(wǎng)絡(luò)(例如晶體管陣列162)的晶體管t0到tn的源極節(jié)點(diǎn)可以共同地被耦接到接地節(jié)點(diǎn)102。電阻網(wǎng)絡(luò)160可被用來為偏置電流提供到地的路徑，該偏置電流通常表示為從電阻負(fù)載節(jié)點(diǎn)107到接地節(jié)點(diǎn)102的ibias163。根據(jù)頻率縮放的偏置電流可以由可編程電流源110提供，以及電阻網(wǎng)絡(luò)160可以提供在負(fù)載節(jié)點(diǎn)107處的根據(jù)頻率可縮放的偏置電壓。電阻網(wǎng)絡(luò)160可以經(jīng)由被提供到晶體管陣列162的選擇信號(hào)crs<0>到crs<n>而具有某些獨(dú)立的可編程性，這可以是與可編程電流源110無關(guān)的。

lc諧振振蕩器是lcvco100的一部分。被耦接在電源電壓與地之間的lc諧振振蕩器通常包括：電感值，諸如在本例中由電感器120所提供的；電容值，諸如在本例中由變?nèi)荻O管140所提供的；跨導(dǎo)，諸如在本例中由跨導(dǎo)單元150所提供的；以及電流源，諸如在本例中由根據(jù)頻率縮放的電阻網(wǎng)絡(luò)160所提供的。雖然在本例中，電感值、電容值、和跨導(dǎo)被并聯(lián)，但在另外的配置中，分開的rlc網(wǎng)絡(luò)可以共同地被耦接到電源電壓和分別被耦接到跨導(dǎo)電路。在另一個(gè)配置中，電感器120可以是帶有中心抽頭或節(jié)點(diǎn)的兩個(gè)分開的電感器。該lc諧振振蕩器的振蕩頻率由公式(1)給出如下：

fosc＝1/(2π(leff*ceff)^1/2),(1)

其中l(wèi)eff是該lc諧振振蕩器的有效電感值，并且ceff是該lc諧振振蕩器的有效電感值。該lc諧振振蕩器的模擬輸出的電壓振蕩擺動(dòng)(“諧振電壓振蕩”)是lc諧振振蕩器的偏置電流ibias163與有效并聯(lián)電阻值(“rp”)的函數(shù)。并聯(lián)電阻值rp實(shí)際上是在諧振頻率下該lc諧振振蕩器的并聯(lián)電阻值。沿這一思路，兩組并聯(lián)電阻、電感器120的電感值和變?nèi)荻O管140的可調(diào)節(jié)的電容值可以彼此互相并聯(lián)耦接，即，用于節(jié)點(diǎn)105的一組和用于節(jié)點(diǎn)106的一組，作為圖1的粗粒度電容器陣列130、電感器120和變?nèi)荻O管140的等效模型。在諧振頻率時(shí)，gm單元150的負(fù)電阻值可以等效于rp，以及這個(gè)并聯(lián)電阻rp可以正比于qloaded*w0*l，其中w0等于2πf，f是該lcvco在leff處的諧振頻率，而q是在諧振時(shí)該lc諧振振蕩器的品質(zhì)因數(shù)。該偏置電流ibias163和有效并聯(lián)電阻rp都可以對(duì)于lc諧振振蕩器電壓擺動(dòng)具有影響。對(duì)于lc諧振振蕩器品質(zhì)因數(shù)(qloaded)和該lc諧振振蕩器的工作頻率(ω)，諧振電壓擺動(dòng)可以由公式(2)在數(shù)學(xué)上表達(dá)如下：

諧振電壓擺動(dòng)＝ibais*rp＝ibais*qloaded*ω*l(2)

其中電感l(wèi)是有效電感l(wèi)eff。lc諧振振蕩器的品質(zhì)因數(shù)是依賴于頻率的變量，所以lc諧振振蕩器并聯(lián)電阻rp是頻率(ω)的非線性函數(shù)。

最終的諧振電壓擺動(dòng)在lcvco100要覆蓋的寬頻率范圍內(nèi)可能不是恒定的，因?yàn)樽罱K的諧振電壓擺動(dòng)可能隨頻率而變化。為了保持最終的諧振電壓擺動(dòng)是恒定的或至少基本上恒定的，ibias163可以通過使用分別被提供到可編程電流源110的選擇晶體管的選擇信號(hào)168(諸如粗粒度選擇比特(crs<0>到crs<n>))而與并聯(lián)電阻rp成反比地縮放。另外，選擇信號(hào)168(諸如被分別提供的比特crs<0>到crs<n>)可以分別被提供以控制2⁰到2ⁿ電容器單位單元的選擇，即，粗粒度電容器單位單元131的二進(jìn)制刻度。而且，該選擇信號(hào)168(諸如比特crs<0>到crs<n>)可以分別被提供到晶體管陣列162的晶體管t0到tn的柵極節(jié)點(diǎn)，以便選擇電阻陣列161的對(duì)應(yīng)的電阻r0到rn的哪個(gè)電阻(如果有的話)或所有的電阻，以被用來與電阻rs并聯(lián)從而在節(jié)點(diǎn)107處提供恒定的電壓。

通常，當(dāng)電阻網(wǎng)絡(luò)160被乘以可編程電流源110的根據(jù)頻率縮放的偏置電流時(shí)，該電阻網(wǎng)絡(luò)160可被看作為根據(jù)頻率縮放的電阻。這樣，電阻網(wǎng)絡(luò)160可以在負(fù)載節(jié)點(diǎn)107處提供恒定的電壓。

電阻r0到rn可以逐步地或增量地被縮放。因此，對(duì)于被增量縮放的電阻r0到rn，，按照溫度計(jì)碼的方式，電阻r0到rn中的每個(gè)電阻通常可以是相同的電阻值。對(duì)于逐步縮放的電阻r0到rn，電阻r0的電阻值可以顯著小于電阻rn的電阻值。例如，電阻r0到rn的電阻值可以用二進(jìn)制碼的方式二進(jìn)制地增加。應(yīng)當(dāng)看到，通過選擇電阻r0到rn中的、互相并聯(lián)并與電阻rs并聯(lián)的一個(gè)或多個(gè)電阻，而提供并聯(lián)電阻rp。另外，增量縮放和逐步縮放的組合可以在提供電阻r0到rn時(shí)被使用，其中電阻r0到rn的第一部分通常具有相同的電阻值，而電阻r0到rn的第二部分或剩余部分是從所述第一部分中相同的單個(gè)電阻值被二進(jìn)制地增加。

任選地，晶體管t0到tn可以逐步地或增量地縮放。因此，為了增量地縮放晶體管t0到tn，按照溫度計(jì)碼的方式，每個(gè)晶體管t0到tn通常是相同的尺寸。對(duì)于逐步縮放的晶體管t0到tn，晶體管t0的尺寸可以顯著小于晶體管tn的尺寸。例如，晶體管t0到tn的尺寸可以用二進(jìn)制編碼的方式二進(jìn)制地增加。應(yīng)當(dāng)看到，通過選擇晶體管t0到tn中的互相并聯(lián)并與通過電阻rs的電流路徑并聯(lián)的、一個(gè)或多個(gè)晶體管，而提供并聯(lián)電流路徑。比起較小的晶體管，晶體管t0到tn中較大的晶體管可以允許更多的電流流過。另外，增量縮放和逐步縮放的組合可以被用于提供晶體管t0到tn，其中晶體管t0到tn的第一部分，每個(gè)通常具有相同的尺寸，而晶體管t0到tn的第二部分或剩余部分從具有與所述第一部分中相同的單個(gè)尺寸被二進(jìn)制地增加。

圖2是描繪示例性可編程電流源110的示意圖?？删幊屉娏髟?10包括pmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)201和nmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)202。參考電流(“iref”)203被提供作為加到nmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)202的輸入。pmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)201在偏置節(jié)點(diǎn)204處被耦接到nmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)202。輸出電流(“iout”)205可以從pmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)201被供應(yīng)。nmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)202包括“mn”晶體管206s和206c，以及mn晶體管206-1到206-8(“206”)，而pmos側(cè)電壓調(diào)諧網(wǎng)絡(luò)201包括“mp”晶體管207s和207c，以及mp晶體管207-1到207-8(“207”)。網(wǎng)絡(luò)201和202的晶體管可包括mugfet(例如finfet)或其它類型的晶體管。

iref203以及與其相關(guān)聯(lián)的偏置電壓被提供到晶體管mns206s的漏極節(jié)點(diǎn)和提供到晶體管mnc206c、mns206s、mnsm206-1和mncm206-5的公共柵極節(jié)點(diǎn)，其中“mn”代表nmos晶體管。晶體管mns206s的源極節(jié)點(diǎn)被共同地耦接到晶體管mnc206c的漏極節(jié)點(diǎn)，以及晶體管mnsm206-1的源極節(jié)點(diǎn)被耦接到晶體管mncm206-5的漏極節(jié)點(diǎn)。

晶體管mnc206c、mncm206-5、mns206s和mnsm206-1的柵極由nmos偏置電壓(“vnon”)211偏置。nmos偏置電壓211是使得晶體管mnc206c、mncm206-5、mns206s和mnsm206-1保持在導(dǎo)通或至少基本上導(dǎo)通狀態(tài)的偏置電壓。

晶體管mnc206c、mncm206-5和mnco206-6的源極節(jié)點(diǎn)被共同地耦接到接地點(diǎn)102。晶體管mnsm206-1的漏極節(jié)點(diǎn)被耦接到偏置節(jié)點(diǎn)204。因此，晶體管mns206s、mnsm206-1、mnc206c和mncm206-5被耦接以提供最小偏置電路，它至少將最小偏置提供給偏置節(jié)點(diǎn)204，以及提供大體恒定電壓vnon211。然而，被提供到偏置節(jié)點(diǎn)204的這個(gè)偏置可以通過選擇一對(duì)或多對(duì)晶體管而被調(diào)節(jié)，正如下面以附加細(xì)節(jié)描述的。

晶體管msc0206-6到msc2206-8的漏極節(jié)點(diǎn)分別被耦接到晶體管mns0206-2到mns2206-4的源極節(jié)點(diǎn)，而晶體管mns0206-2到mns2206-4的漏極節(jié)點(diǎn)以及晶體管mnsm206-1的漏極節(jié)點(diǎn)被共同地耦接到偏置節(jié)點(diǎn)204。晶體管mns0260-2到mns2206-4的柵極節(jié)點(diǎn)被分別共同地與晶體管mnc0206-6到mnc2206-8的柵極節(jié)點(diǎn)耦接。晶體管mns0260-2到mns2206-4與晶體管mnc0206-6到mnc2206-8的晶體管對(duì)的公共柵極節(jié)點(diǎn)可以根據(jù)由選擇信號(hào)268(諸如選擇比特n<0>到n<2>)分別控制的各個(gè)開關(guān)288-1到288-3被分別和選擇地耦接到偏置節(jié)點(diǎn)204。這些開關(guān)288可以是傳輸柵接晶體管(pass-gatedtransistor)、配置存儲(chǔ)器單元或者用來選擇地或可編程地設(shè)置狀態(tài)的其它電路。

因此，晶體管206-2到206-4分別與晶體管206-6到206-8形成nmos晶體管對(duì)。在網(wǎng)絡(luò)201以及網(wǎng)絡(luò)202中可以有n對(duì)晶體管，正如下面以附加細(xì)節(jié)描述的，其中n是大于0的正整數(shù)。雖然在本例中n等于3，但在其它例子中，n可以小于或大于3。

成對(duì)的晶體管mns0206-2到mns2206-4和mnc0206-6到mnc2206-8可以被分別加權(quán)(例如通過逐步增加尺寸)，從而逐步調(diào)節(jié)施加到偏置節(jié)點(diǎn)204的偏置電壓。可選地，成對(duì)的晶體管mns0206-2到mns2206-4和mnc0206-6到mnc2206-8通常可以具有相同的尺寸，從而逐步調(diào)節(jié)施加到偏置節(jié)點(diǎn)204的偏置電壓。

從偏置節(jié)點(diǎn)204供應(yīng)的偏置電壓可被提供到晶體管mps207s的漏極節(jié)點(diǎn)，并被提供到晶體管mps207s、mpc207c、mpcm207-1和mpsm207-5的公共柵極節(jié)點(diǎn)。晶體管mps207s的源極節(jié)點(diǎn)與晶體管mpc207c的漏極節(jié)點(diǎn)共同耦接。

晶體管mps207s、mpc207c、mpcm207-1和mpsm207-5的柵極被共同地由pmos偏置電壓(“vpon”)221進(jìn)行偏置，其也即用來使得那些晶體管保持在導(dǎo)通或至少基本上導(dǎo)通狀態(tài)的偏置電壓。

晶體管mpc0207-2到mpc2207-4的柵極節(jié)點(diǎn)分別與晶體管mps0207-6到mps2207-8的柵極節(jié)點(diǎn)共同耦接，分別形成它們的pmos晶體管對(duì)。響應(yīng)于分別由選擇信號(hào)168(諸如選擇比特crs<0>到crs<2>)控制的各個(gè)開關(guān)278-1到278-3，晶體管mpc0207-2到mpc2207-4與晶體管mps0207-6到mps2207-8的晶體管對(duì)的公共柵極節(jié)點(diǎn)可以被分別地和選擇性地耦接到偏置節(jié)點(diǎn)204。這些開關(guān)278可以是傳輸柵接晶體管、配置存儲(chǔ)器單元或用來選擇性地或可編程地設(shè)置開路或閉合狀態(tài)的其它電路。

晶體管mpc207c、mpcm207-1和mpc0207-2到mpc2207-4的源極節(jié)點(diǎn)被共同耦接到電源節(jié)點(diǎn)101。晶體管mpsm207-5的源極節(jié)點(diǎn)與晶體管mpcm207-1的漏極節(jié)點(diǎn)共同耦接。晶體管mpsm207-5的漏極節(jié)點(diǎn)被耦接到輸出節(jié)點(diǎn)224，iout205可以從該輸出節(jié)點(diǎn)被供電。因此，晶體管mps207s、mpsm207-5、mpc207c和mpcm207-1被耦接來提供最小偏置電路，它至少將最小偏置電流iout205提供到輸出節(jié)點(diǎn)224，以及提供大體恒定的偏置電壓vpon221。然而，被提供到輸出節(jié)點(diǎn)224的這個(gè)偏置輸出電流iout205可以通過選擇一個(gè)或多個(gè)成對(duì)的nmos晶體管mpc0207-2到mpc2207-4和mps0207-8到mps2207-8而分別地被調(diào)節(jié)，正如下面以附加細(xì)節(jié)被描述的。

晶體管mpc0207-2到mpc2207-4的漏極節(jié)點(diǎn)被分別耦接到晶體管mps0207-6到mps2207-8的源極節(jié)點(diǎn)，以及晶體管mps0207-6到mps2207-8的漏極節(jié)點(diǎn)被共同耦接到輸出節(jié)點(diǎn)224。成對(duì)的nmos晶體管mpc0207-2到mpc2207-4與mps0207-6到mps2207-8的柵極節(jié)點(diǎn)可以響應(yīng)于分別由粗粒度選擇信號(hào)168(諸如選擇比特crs<0>到crs<2>)控制的各個(gè)開關(guān)278被選擇性地且分別地耦接。因此，n對(duì)pmos晶體管的任意一對(duì)或多對(duì)可被選擇性地加入來提供iout205。雖然在本例中n等于3，但在其它例子中，n可以大于3。因此，可以有n對(duì)nmos晶體管和n對(duì)pmos晶體管來提供作為相反的極性的各個(gè)對(duì)的電流源。因此，在本例中的選擇信號(hào)168和268可以分別被提供到成組的相反的極性的開關(guān)晶體管278和278。

成對(duì)的pmos晶體管mpc0207-2到mpc2207-4和mps0207-6到mps2207-8可以被分別加權(quán)(例如逐步改變尺寸)，以便逐步調(diào)節(jié)偏置電流iout205?？蛇x地，成對(duì)的pmos晶體管mpc0207-2到mpc2207-4，和mps0207-6到mps2207-8可以分別地具有大體相同的尺寸，以逐步調(diào)節(jié)加到輸出節(jié)點(diǎn)224的偏置電流iout205。

圖3是描繪示例性電容器單位單元131的示意圖。在本例中，電容器單位單元131被耦接成用于接收選擇信號(hào)168-n，例如msbcrs<n>，然而，以下的說明可應(yīng)用于圖1的任何的電容器單位單元131，因?yàn)槊總€(gè)這樣的電容器單位單元131都可包括相同的部件，雖然它們的電容器尺寸可能相同或不同。

晶體管301到303是一組nmosmugfet，例如其在本例中為finfet。在所述組中晶體管301到303中每一個(gè)的柵極節(jié)點(diǎn)被耦接以接收作為選擇信號(hào)168-n的比特crs<n>。晶體管301到303的柵極可以被共同耦接以接收該選擇信號(hào)168-n。因此，所有的晶體管301到303可以響應(yīng)于相同的選擇信號(hào)168-n從導(dǎo)通狀態(tài)轉(zhuǎn)換到截止?fàn)顟B(tài)，或者從截止?fàn)顟B(tài)轉(zhuǎn)換到導(dǎo)通狀態(tài)。

晶體管302的漏極節(jié)點(diǎn)可以被耦接到晶體管301的源極節(jié)點(diǎn)或漏極節(jié)點(diǎn)311，并且晶體管303的源極節(jié)點(diǎn)可以被耦接到晶體管301的漏極或源極節(jié)點(diǎn)。晶體管302和303的源極節(jié)點(diǎn)可以被耦接到接地節(jié)點(diǎn)102?？梢源砀鱾€(gè)電容庫的電容器306和307可以分別被耦接到節(jié)點(diǎn)311和312。沿著這一思路，第一多個(gè)mom電容器可以被并聯(lián)耦接，以提供電容器306，以及第二多個(gè)mom電容器可以被并聯(lián)耦接，以提供電容器307?？墒褂玫碾娙萜鲙斓呐渲玫睦邮恰爸浮被颉爸笭铍娙萜?fingercapacitor)”。電容器306的非負(fù)載側(cè)節(jié)點(diǎn)可以被耦接到節(jié)點(diǎn)311，以及電容器307的非負(fù)載側(cè)節(jié)點(diǎn)可以被耦接到節(jié)點(diǎn)312。

當(dāng)晶體管301到303都處在截止?fàn)顟B(tài)時(shí)，除了以下附加細(xì)節(jié)描述的寄生電容耦合之外，電容器306和307通?；ハ嗳ヱ畈⑶遗c接地節(jié)點(diǎn)102去耦。當(dāng)晶體管301到303都處在導(dǎo)通狀態(tài)時(shí)，節(jié)點(diǎn)311和312在它們的非負(fù)載側(cè)彼此相互傳輸柵極地耦接(pass-gatecoupled)，并被耦接到接地節(jié)點(diǎn)102。電容器306和307的負(fù)載或輸出節(jié)點(diǎn)可以分別被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106，正如圖1中顯示的?；旧袭?dāng)晶體管301到303都處在導(dǎo)通狀態(tài)時(shí)，節(jié)點(diǎn)311和312被設(shè)置到接地節(jié)點(diǎn)102，因此，輸出節(jié)點(diǎn)106和105每個(gè)到地之間都是電容值為cn的電容器。

電容器單位單元131可以具有某些寄生電容值，例如與和mom電容器組合的晶體管301到303相關(guān)聯(lián)的寄生電容值。因此，電容器304可能不是在節(jié)點(diǎn)311與接地節(jié)點(diǎn)102之間耦合的實(shí)際電容器，同樣地，電容器305可能不是在節(jié)點(diǎn)312與接地節(jié)點(diǎn)102之間耦合的實(shí)際電容器。而是，電容器304和305可被用來給與和mom電容器組合的晶體管301到303相關(guān)聯(lián)的寄生電容值建模。因此，即使當(dāng)晶體管301到303都處在截止?fàn)顟B(tài)時(shí)，在m2和m3的漏極和源極區(qū)域之間的它們的小寄生電容值仍舊存在。這個(gè)小寄生電容值呈現(xiàn)為與電容器306和307的比寄生電容大得多的電容值cn串聯(lián)。當(dāng)小電容值呈現(xiàn)為與大電容值串聯(lián)時(shí)，有效的電容值小于兩個(gè)電容值中的最小的電容值，以形成cmin。

mom電容器306和307可以由深n阱形成，用來減小與mom電容器相關(guān)聯(lián)的總體寄生電容值，減小cmin以使得cmax/cmin比值最大化，以得到更大的頻率調(diào)諧范圍。通常，深n阱是被注入到一定深度的n阱，該深度超過它的內(nèi)部n阱的深度，以使得該內(nèi)部的n阱與p型大塊襯底隔離開。深n阱可被使用來屏蔽數(shù)字電路的噪聲，免得影響共享同一個(gè)p型體襯底的模擬電路的靈敏度。另外，這些粗粒度mom電容器306和307可以被策略性地放置，以便利用lc諧振振蕩器的分布式lc特性，不僅僅通過使得cmin最小化，也通過調(diào)諧該lc諧振振蕩器的有效電感值leff，從而進(jìn)一步增加所述調(diào)諧范圍。

回到圖1，變?nèi)荻O管140可被用來提供精細(xì)電容值調(diào)諧網(wǎng)絡(luò)。然而，對(duì)于用來形成nmos積累型(accumulation-mode)變?nèi)荻O管140的finfet或其它mugfet半導(dǎo)體工藝技術(shù)，可以有更高的閾值電壓，在常規(guī)地會(huì)使得ac耦合的nmos變?nèi)荻O管140限制lcvco調(diào)諧范圍。

然而，根據(jù)頻率縮放的電阻網(wǎng)絡(luò)160提供頻率依賴的可編程電阻，并結(jié)合頻率依賴的偏置電流一起來調(diào)節(jié)用于變?nèi)荻O管140的偏置電壓，為nmoslcvco100提供寬的調(diào)諧范圍。所述寬帶nmoslcvco100可以在不損害lc諧振振蕩器品質(zhì)因數(shù)q的情況下被提供。所述寬帶nmoslcvco100可以與提升的負(fù)載品質(zhì)因數(shù)q一起被提供。

寬調(diào)諧范圍可以通過單個(gè)nmoslcvco100被提供。這是與使用兩個(gè)傳統(tǒng)的lcvco來解決調(diào)諧范圍以補(bǔ)償線路速率(linerate)相沖突的。而且，nmoslcvco100不包括也不需要包括用于變?nèi)荻O管140的任何ac旁路電容器，由于大的ac耦合電容器的寄生電容值和/或在變?nèi)荻O管140內(nèi)的電容值分割，所述ac旁路電容器會(huì)降低lc諧振振蕩器的品質(zhì)因數(shù)和/或可能會(huì)減小調(diào)諧范圍。另外，nmoslcvco100不使用也不需要使用用于變?nèi)荻O管140的固定的控制電壓143。

通過加權(quán)pmos電流源，諸如參照?qǐng)D2描述的，lc諧振振蕩器擺動(dòng)在lcvco100的頻率范圍內(nèi)可以是大約恒定的，包括但不限于，在lcvco100被調(diào)諧或正在工作時(shí)。改變ibias163可能影響lcvco100的共模電壓，該共模電壓可能等于交叉耦合的nmos晶體管151和152的柵極到源極電壓(“vgs”)。該共模電壓可以大略等于(√(β*ibias)–vt)，其中β是與晶體管151和152的尺寸相關(guān)聯(lián)的貝塔比值，以及vt大體是晶體管151和152的平均閾值電壓。

通常，對(duì)于lcvco100的低頻工作，即當(dāng)電阻值rp較小時(shí)，ibias163電流是較高的，因此lc諧振振蕩器共模電壓是較高的，而lc諧振振蕩器幅度可以保持恒定。通常，對(duì)于lcvco100的高頻工作，即當(dāng)電阻值rp較大時(shí)，ibias163電流是較低的，因此lc諧振振蕩器共模電壓是較低的，以及l(fā)c諧振振蕩器幅度可以保持為恒定的。

圖4是描繪nmos積累型變?nèi)荻O管的示例性電容值-電壓(“cv”)曲線400的曲線圖。cv曲線401是使用平面晶體管技術(shù)而實(shí)施的積累型mos變?nèi)荻O管的模型曲線。cv曲線402是使用mugfet(例如finfet)技術(shù)實(shí)施的積累型mos變?nèi)荻O管(例如圖1中的變?nèi)荻O管140)的模型曲線。cv曲線403是想要的或理想的變?nèi)荻O管的模型曲線。因?yàn)榉e累型mos變?nèi)荻O管是熟知的，這里不必詳細(xì)地加以描述。

cv曲線401到403中，x軸表示變?nèi)荻O管的以伏(v)為單位的柵極偏置或電源(“vgg”)電壓，而y軸表示該變?nèi)荻O管的以飛法(ff)為單位的柵極電容負(fù)載。vgg可以等于(voutp/voutn)減去變?nèi)荻O管柵極或控制電壓，即在正端輸出節(jié)點(diǎn)105上的電壓除以在負(fù)端輸出節(jié)點(diǎn)106上的電壓減去控制電壓143。

變?nèi)荻O管140的vgg可被設(shè)置為lcvco100的共模電壓(vcm)。也就是說，vcntrl143可以被調(diào)節(jié)到lcvco100的共模電壓。隨著vcntrl143被設(shè)置為vcm，lcvco100的頻率調(diào)諧范圍可能是對(duì)vcntrl143敏感的。

cv曲線402可能因?yàn)閒infet半導(dǎo)體的功函數(shù)(workfunction)而偏移，如由箭頭404所示的。例如，由于所述變?nèi)荻O管的mugfet(例如finfet)技術(shù)功函數(shù)，nmos變?nèi)荻O管140可能被偏移到更高的電壓。由縮放引起的這一更高的閾值電壓漂移可能導(dǎo)致cv曲線402在區(qū)域405處更高的斜率。區(qū)域405可以與lcvco100的振蕩器輸出或振蕩信號(hào)412相關(guān)聯(lián)，其中振蕩器輸出412是圍繞中心軸420振蕩的正弦信號(hào)，其幅度總體與在中心軸420兩側(cè)的相對(duì)的軸421和422相關(guān)聯(lián)。此外，低晶體管閾值電壓可以是指nmosvgs也同樣是低的，因此頻率調(diào)諧范圍對(duì)應(yīng)地受到限制。微小的或過分限制的(“窄的”)調(diào)諧范圍可能導(dǎo)致半導(dǎo)體工藝、電壓、和/或溫度(“pvt”)變化上沒有頻率重疊，換句話說，可能有明顯的頻率縫隙、欠缺處理電壓變化的能力和/或欠缺處理溫度變化的能力。為了解決一個(gè)或多個(gè)這方面的問題，可以使用圖1中可編程電流源110的頻率縮放的偏置電流源和頻率縮放的電阻網(wǎng)絡(luò)160，其中電阻網(wǎng)絡(luò)160被耦接到nmos交叉耦合的跨導(dǎo)單元150的尾部，即被耦接到交叉耦合的nmos晶體管151和152的源極節(jié)點(diǎn)。

通過來自頻率縮放的電阻網(wǎng)絡(luò)160的電阻r，在變?nèi)荻O管140的柵極節(jié)點(diǎn)處所施加的控制電壓143可被表示為vgs+ibias*r。在這個(gè)公式中，ibias和r可以響應(yīng)于頻率被編程以提供寬帶調(diào)諧范圍，并且在lcvco100的工作范圍內(nèi)具有小的相位噪聲。

在交叉耦合的跨導(dǎo)單元的末尾節(jié)點(diǎn)處添加電阻r的另一個(gè)好處可以是對(duì)lc諧振振蕩器的有載品質(zhì)因數(shù)q的提高。因此，從lc諧振振蕩器(例如lcvco100)朝向接地點(diǎn)102“觀察”的有效阻抗可以增加電阻值r。

為了提供寬頻率調(diào)諧范圍，lcvco100可以通過電容器單位單元131的粗粒度mom電容器306和307策略性放置而獲益。因此，在布圖中電容器單位單元131的粗粒度mom電容器306和307的放置可被使用來最大化或很大地增加lc諧振振蕩器頻率，從公式1可以看到，fosc是與leff和ceff成反比的。如果電容器單位單元131的所有的粗粒度mom電容器306和307被有效地關(guān)斷或截止，則最大lc諧振振蕩器頻率可以被表示為如下公式(3)：

fosc(max)＝1/(2π(lmin*cmin)^1/2)(3)

其中，lcvco100中l(wèi)和c被最小化。如果電容器單位單元131的所有粗粒度mom電容器306和307被有效地接入或?qū)?，則最小lc諧振振蕩器頻率可以被表示為如下公式(4)：

fosc(min)＝1/(2π(lmax*cmax)^1/2)(4)

圖5描繪了lcvco100的示例性布圖。在本例中，電感器120是八邊形線圈，然而，在其它實(shí)施方案中，可以使用電感器120的其它配置結(jié)構(gòu)。正如下面以附加細(xì)節(jié)描述的，布局可被使用來利用分布式電感值來增加頻率調(diào)諧范圍。

可編程電流源110可被耦接到電感器120的抽頭或節(jié)點(diǎn)501，以向抽頭或節(jié)點(diǎn)501提供iout104。例如，抽頭501可以是中心抽頭，即被耦接到線圈510的中心繞組。正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106可以是線圈510的各個(gè)繞組(例如頂部和底部繞組或相反)各自的延伸。

粗粒度電容器陣列130的每個(gè)電容器單位單元131可被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106。到電容器單位單元131的節(jié)點(diǎn)105和106的這些耦接在彼此之間可以具有間隔502，這些間隔可以是或可以不是均勻的，以便移動(dòng)某些電容使其更接近或遠(yuǎn)離線圈510，正如下面以附加細(xì)節(jié)描述的。然而，通常單元131可以彼此互相間隔開，該單元131可以逐步遠(yuǎn)離電感器120的線圈510。

例如，粗粒度電容器陣列130的電容器單位單元131的mom電容器306和307可以分別被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106。然而，粗粒度電容器陣列130的電容器單位單元131的電容值可以是互不相同的。因此，例如，電容器單位單元131-0到131-n的電容值可以分別是c0到cn，其中c0<c1<c2<c3…<cn-2<cn-1<cn。換句話說，電容器單位單元131的各個(gè)電容值可以逐次增大，其中對(duì)于每個(gè)更高階的電容器單位單元131，電容值在這樣的增大過程中逐漸增大，直到在這樣的增大過程中最后的電容器單位單元131。這樣的增大的尺度可以是增量的、二進(jìn)制的或某些其它類型。為了清晰起見，例如但不是限制，將假設(shè)使用二進(jìn)制遞增，其中每個(gè)相鄰的更高階電容器單位單元131的電容值是最近的低階電容器單位單元131的電容值的兩倍，或2c0＝c1，2c1＝c2,…,2cn-2＝cn-1，2cn-1＝cn。

在本例中，lsbcrs<0>被提供到電容器單位單元131-0；下一個(gè)最低的sbcrs<1>被提供到電容器單位單元131-1等等，直至msbcrs<n>被提供到電容器單位單元131-n為止。換句話說，電容值的增加過程使得電容器單位單元131-n的最大電容值cn和與之相關(guān)聯(lián)的電容器比特crs<n>(msb)比起粗粒度電容器陣列130的這樣的單元131的任何其它電容值都更遠(yuǎn)離八邊形線圈510。相反，電容值的增加過程使得電容器單位單元131-0的最小電容值c0和相關(guān)聯(lián)的電容器比特crs<0>(lsb)比起粗粒度電容器陣列130的這樣的單元131的任何其它電容值都更靠近八邊形線圈510。

在本例中，lsb單元131-0相比于任何其它單元131更靠近線圈510。雖然陣列130的各單元131的電容值相對(duì)于電感器120的線圈510的接近程度的其它方向可被用于其它結(jié)構(gòu)配置中，但是通過采取上述的lsb到msb相對(duì)于線圈510從最近到最遠(yuǎn)方向，當(dāng)用于通信的載頻是最低時(shí)(即當(dāng)陣列130的所有的電容器被接通或?qū)ǘ玫饺缭诠?4)中的cmax時(shí))的有效的電感值leff，也即在公式(4)中的最大有效的電感值lmax可以被得到。在lcvco100中的有效的電感值l按照如下的公式(5)被最大化：

lmax＝ld/2+leff1+leff2+…+leff(n-1)(5)

其中l(wèi)d是電感器120的線圈510的本身d相位(d-phase)或d軸電感值，以及其中l(wèi)eff1+leff2+…+leff(n-1)是沿正端輸出節(jié)點(diǎn)105或負(fù)端輸出節(jié)點(diǎn)106相加在一起的一組有效電感值，如之前參照?qǐng)D1描述的。這樣可以得到lcvco100的最小lc諧振振蕩器頻率，如在公式(4)中闡述的。

當(dāng)所有的電容器比特crs<0>到crs<n>都沒有設(shè)置有效而使得所有的電容器單元131-0到131-n被關(guān)斷時(shí)，lcvco100的lc諧振振蕩器的有效電感值被最小化。當(dāng)所有這樣的比特被關(guān)斷以得到用于lcvco100的cmin時(shí)，大多數(shù)rf電流可以流過電感線圈510的上半部。在這樣的情況下，有效電感值l可以是最小值，即lmin，并且lmin可以近似等于ld/2。在這種狀態(tài)下，lcvco100的最大lc諧振振蕩器頻率可以如公式(3)中所闡述的。

因此，通過改變電容值c和有效電感值l以得到從cmax*lmax到cmin*lmin的范圍，可以得到對(duì)應(yīng)的最小和最大頻率。而且，在cmax*lmax到cmin*lmin之間的粗粒度數(shù)值可以通過選擇性地接通或關(guān)斷電容器單元131-0到131-n中的一個(gè)或多個(gè)，以使得至少一個(gè)但不是全部這樣的電容器單元131-0到131-n被接通而獲得。因此，用于頻率調(diào)諧范圍的粗粒度頻率控制的范圍可以大大地增加，其中該范圍的最大值和最小值分別與lc諧振振蕩器的cmax*lmax到cmin*lmin相關(guān)聯(lián)。這樣的粗粒度頻率控制可以通過響應(yīng)于crs比特或信號(hào)選擇地接通電容器單元131-0到131-n中的一些、全部或0個(gè)而被提供。

在本例中，陣列130以及變?nèi)荻O管140被耦接在節(jié)點(diǎn)105與106之間。而且，變?nèi)荻O管140被耦接在被用于提供節(jié)點(diǎn)105和106的線的末端。因此，變?nèi)荻O管140被耦接成比起陣列130的任何單元131來說更遠(yuǎn)離線圈510。

晶體管151的漏極節(jié)點(diǎn)和晶體管152的柵極節(jié)點(diǎn)互相共同地耦接，并且被耦接到節(jié)點(diǎn)105的末端，而晶體管152的漏極節(jié)點(diǎn)和晶體管151的柵極節(jié)點(diǎn)互相共同耦接，并且被耦接到節(jié)點(diǎn)106的末端。在這個(gè)布圖中，交叉耦合跨導(dǎo)單元150被耦接成比起變?nèi)荻O管140來說更遠(yuǎn)離線圈510。而且，在這個(gè)布圖中，交叉耦合跨導(dǎo)單元150沒有被耦接在節(jié)點(diǎn)105與106之間，而是耦接在節(jié)點(diǎn)105與106之間限定的區(qū)域之外。頻率縮放的電阻網(wǎng)絡(luò)160被耦接到交叉耦合的跨導(dǎo)單元150的晶體管151和152的公共源極節(jié)點(diǎn)或電阻負(fù)載節(jié)點(diǎn)107，并且在這個(gè)布圖中，頻率縮放的電阻網(wǎng)絡(luò)160比起交叉耦合的跨導(dǎo)單元150來說更遠(yuǎn)離線圈510。

擺動(dòng)和共模控制可以通過使用crs比特或信號(hào)來選擇接通電阻r0到rn中的某些、全部或0個(gè)而被提供。因此，振蕩器幅度擺動(dòng)和共模電壓可以通過依賴于頻率的偏置電流和電阻庫而隨頻率進(jìn)行縮放。

圖6是描繪控制器600的框圖。控制器600可以在可編程資源和/或?qū)Ｓ眠壿嬛斜粚?shí)施。為了說明目的，作為示例但不是限制，假設(shè)控制器600以及l(fā)cvco100分別在集成電路器件(諸如soc(例如，fpga)、asic、多處理器芯片、存儲(chǔ)器或具有一個(gè)或多個(gè)pll的任何其它集成電路器件)的鎖相環(huán)(“pll”)中被實(shí)施。然而，應(yīng)當(dāng)理解，lcvco100可以在除了pll以外的電路中被實(shí)施。為了說明目的，作為示例但不是限制，假設(shè)控制器600以及l(fā)cvco100在fpga中被實(shí)施。

控制器600可以接收頻率和幅度擺動(dòng)輸入信號(hào)610。輸入信號(hào)610可以是控制器600的一個(gè)或多個(gè)查找表(“l(fā)ut”)609的至少一個(gè)向量。對(duì)于與這樣的向量相關(guān)聯(lián)的選定的頻率和擺動(dòng)，第一組選擇信號(hào)168(例如這里描述的一組比特crs<0>到crs<n>)、第二組選擇信號(hào)268(例如這里描述的用于可編程電流源110的一組比特n<0>到n<n>)以及共模電壓節(jié)點(diǎn)607可以響應(yīng)于這樣的選擇信號(hào)而從lut609輸出。

分別與各組開關(guān)278與288相關(guān)聯(lián)的各組選擇信號(hào)168和268可以如這里描述的那樣被提供到lcvco100，以便提供帶有響應(yīng)于輸入信號(hào)610而選擇的頻率和擺動(dòng)的信號(hào)。此外，共模電壓代碼607可被提供到控制器600的可調(diào)節(jié)電壓電路608?？烧{(diào)節(jié)電壓電路608可以響應(yīng)于所述共模電壓代碼607提供控制電壓，其中被存儲(chǔ)在lut609中的所述共模電壓代碼607與所述選定的頻率和擺動(dòng)相關(guān)聯(lián)。

因?yàn)檫@里描述的一個(gè)或多個(gè)例子可以在fpga中被實(shí)施，這里提供對(duì)這樣的ic的詳細(xì)說明。然而，應(yīng)當(dāng)理解，其它類型的ic也可以從這里描述的技術(shù)獲益。

可編程邏輯器件(“pld”)是一類為人所熟知的可被編程來執(zhí)行特定的邏輯功能的集成電路。一種類型的pld——現(xiàn)場(chǎng)可編程門陣列(“fpga”)，通常包括可編程片的陣列。這些可編程片可包括，例如，輸入輸出塊(“iob”)、可配置邏輯塊(“clb”)、專用隨機(jī)存取存儲(chǔ)器塊(“bram”)、乘法器、數(shù)字信號(hào)處理塊(“dsp”)、處理器、時(shí)鐘管理器、延時(shí)鎖相環(huán)(“dll”)等等。這里使用的“包括”不應(yīng)被理解為限制。

每個(gè)可編程片典型地包括可編程互連和可編程邏輯?？删幊袒ミB典型地包括大量由可編程互連點(diǎn)(“pip”)互連的具有不同長(zhǎng)度的互連線。可編程邏輯通過使用可編程元件而實(shí)施用戶設(shè)計(jì)的邏輯，這些可編程元件可包括，例如，函數(shù)發(fā)生器、寄存器、算術(shù)邏輯等等。

可編程互連和可編程邏輯典型地通過把配置數(shù)據(jù)流加載到定義如何配置可編程元件的內(nèi)部配置存儲(chǔ)器單元而被編程。配置數(shù)據(jù)可以從存儲(chǔ)器(例如，從外部prom)中被讀出或由外部設(shè)備寫入到fpga。接著各個(gè)存儲(chǔ)器單元的集體狀態(tài)確定了fpga的功能。

另一種類型的pld是復(fù)雜可編程邏輯器件，或cpld。cpld包括通過互連開關(guān)矩陣被連接在一起并被連接到輸入/輸出(“i/o”)資源的兩個(gè)或更多“功能塊”。cpld的每個(gè)功能塊包括二級(jí)與門/或門結(jié)構(gòu)，類似于在可編程邏輯陣列(“pla”)和可編程陣列邏輯(“pal”)器件中使用的那些結(jié)構(gòu)。在cpld中，配置數(shù)據(jù)典型地在片上被存儲(chǔ)在非易失性存儲(chǔ)器中。在某些cpld中，配置數(shù)據(jù)典型地在芯片上被存儲(chǔ)在非易失性存儲(chǔ)器中，然后被下載到易失性存儲(chǔ)器，作為初始配置(編程)序列的一部分。

對(duì)于所有這些可編程邏輯器件(“pld”)，所述器件的功能由為了該目的被提供到所述器件的數(shù)據(jù)比特控制。所述數(shù)據(jù)比特可被存儲(chǔ)在易失性存儲(chǔ)器(例如，靜態(tài)存儲(chǔ)器單元，如在fpga和某些cpld中的)、非易失性存儲(chǔ)器(例如，快閃存儲(chǔ)器，如在某些cpld中的)、或任何其它類型的存儲(chǔ)器單元中。

其它的pld通過應(yīng)用可編程地互連器件上各種元件的處理層(諸如金屬層)而被編程。這些pld被稱為掩?？删幊唐骷?。pld也可以以其它方式，例如通過熔絲或反熔絲技術(shù)，而被實(shí)施。術(shù)語“pld”和“可編程邏輯器件”包括但不限于，這些示例性器件，并且包括僅僅部分地可編程的器件。例如，一種類型的pld包括硬編碼的晶體管邏輯和用來可編程地互連這些硬編碼的晶體管邏輯的可編程開關(guān)結(jié)構(gòu)的組合。

如上所述，先進(jìn)的fpga可包括在陣列中幾種不同類型的可編程邏輯塊。例如，圖7顯示fpga結(jié)構(gòu)700，其包括大量不同的可編程片，它們包括多吉比特收發(fā)機(jī)(“mgt”)701、可配置邏輯塊(“clb”)702、隨機(jī)存取存儲(chǔ)器塊(“bram”)703、輸入/輸出塊(“iob”)704、配置和時(shí)鐘邏輯(“config/clock”)705、數(shù)字信號(hào)處理塊(“dsp”)706、專用輸入/輸出塊(“i/o”)707(例如，配置端口和時(shí)鐘端口)和其它可編程邏輯708，諸如數(shù)字時(shí)鐘管理器、模數(shù)轉(zhuǎn)換器、系統(tǒng)監(jiān)視邏輯等等。某些fpga還包括專用處理器塊(“proc”)710。

在某些fpga中，每個(gè)可編程片包括可編程互連元件(“int”)711具有去到和來自每個(gè)相鄰的片中對(duì)應(yīng)的互連元件的標(biāo)準(zhǔn)化連接。因此，合在一起的可編程互連元件實(shí)施用于顯示的fpga的可編程互聯(lián)結(jié)構(gòu)?？删幊袒ミB元件711還包括去到和來自在同一個(gè)片中的可編程邏輯元件的連接，諸如在圖7的頂部所包括的例子顯示的。

例如，clb702可包括可配置的邏輯元件(“cle”)712，它可被編程來實(shí)施用戶邏輯加單個(gè)可編程互連元件(“int”)711。bram703除了一個(gè)或多個(gè)可編程互連元件以外，還可包括bram邏輯元件(“brl”)713。典型地，一個(gè)片中所包括的互連元件的數(shù)目取決于片的高度。在圖示的實(shí)施例中，bram片具有與五個(gè)clb相同的高度，但也可以使用其它數(shù)目(例如，四個(gè))。dsp片706，除了適當(dāng)數(shù)目的可編程互連元件以外，還可包括dsp邏輯元件(“dspl”)714。iob704，除了可編程互連元件711的一個(gè)實(shí)例以外，可包括例如，輸入輸出邏輯元件(“iol”)715的兩個(gè)實(shí)例。正如本領(lǐng)域技術(shù)人員熟知的，例如被連接到例如i/o邏輯元件715的實(shí)際的i/o面板通常不被限制于輸入/輸出邏輯元件715的區(qū)域。

在圖示的實(shí)施例中，靠近裸片中心的水平區(qū)域(圖7上顯示的)被用于配置、時(shí)鐘和其它控制邏輯。從這個(gè)水平區(qū)域或柱延伸的豎直柱709被用來在fpga的寬度上分配時(shí)鐘和配置信號(hào)。

利用圖7上顯示的結(jié)構(gòu)體系的某些fpga包括附加的邏輯塊，其打亂規(guī)則的列結(jié)構(gòu)，構(gòu)成fpga的大部分。附加邏輯塊可以是可編程塊和/或?qū)Ｓ眠壿?。例如，處理器塊710橫跨clb和bram的幾列。

應(yīng)當(dāng)注意，圖7僅僅旨在顯示示例性的fpga結(jié)構(gòu)。例如，一行中邏輯塊的數(shù)目、行的相對(duì)寬度、行的數(shù)目和次序、行中包括的邏輯塊的類型、邏輯塊的相對(duì)尺寸以及在圖7的頂部處所包括的互連/邏輯實(shí)施例都純粹是示例性的。例如，在實(shí)際的fpga中，clb出現(xiàn)的任何地方都會(huì)包括超過一個(gè)相鄰的clb行，便于有效地實(shí)施用戶邏輯，但相鄰的clb行的數(shù)目是隨fpga的總體尺寸而變化的。

圖8是描繪示例性壓控振蕩過程800的流程圖。壓控振蕩過程800可以被用于lcvco100，以提供振蕩信號(hào)412輸出，并且因此，壓控振蕩過程800可以同時(shí)參照?qǐng)D1-6和圖8進(jìn)行描述。

在這樣的過程800的801中，第一電流，例如iout104，可以被接收到電感器的抽頭，例如電感器120的抽頭501。另外，電感器120可被耦接到或具有正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106。作為801的一部分，在811，選擇信號(hào)168和268可以是用于選擇這樣的第一電流的選項(xiàng)，其中可編程電流源110被耦接以接收所述選擇信號(hào)，以選擇所述第一電流?？删幊屉娏髟?10可被耦接到電源節(jié)點(diǎn)101(它可以是電源電壓節(jié)點(diǎn))，用來給所述第一電流供電。再一次，選擇信號(hào)168和268可被用于可編程電流源110的相反極性的兩個(gè)晶體管。

在802，可以從被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106的粗粒度電容器陣列130中選擇電容值。再一次，粗粒度電容器陣列130的單元131可以分別被耦接以接收選擇信號(hào)168，從而選擇這樣的電容值。

在803，控制電壓143可以例如由控制器600設(shè)置成用于被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106的變?nèi)荻O管140。在804，可以經(jīng)由被耦接到正端輸出節(jié)點(diǎn)105和負(fù)端輸出節(jié)點(diǎn)106的跨導(dǎo)單元(例如交叉耦合跨導(dǎo)單元150)而提供跨導(dǎo)。所述交叉耦合跨導(dǎo)單元150可以具有公共節(jié)點(diǎn)，例如公共源極節(jié)點(diǎn)107。

在805，可以從被耦接到所述公共節(jié)點(diǎn)107的頻率縮放的電阻網(wǎng)絡(luò)160中選擇電阻值，用于第二電流(例如ibias電流163)的路徑。頻率縮放的電阻網(wǎng)絡(luò)160可被耦接以接收選擇信號(hào)168，以選擇用于到接地節(jié)點(diǎn)102的所述路徑的所述阻值。沿著這一路徑，在806，振蕩信號(hào)412可以從lcvco100中輸出，所述lcvco100具有根據(jù)如上所述的選擇和受控電壓設(shè)置的頻率和幅度擺動(dòng)。這樣的頻率可以在被包括于lcvco100的寬帶頻率調(diào)諧范圍的范圍內(nèi)。

概括來說，壓控振蕩器被描述為具有電感器，所述電感器被耦接以接收到電感器的抽頭的第一電流，并且被耦接到或具有正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。粗粒度電容器陣列被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，和被耦接以分別接收選擇信號(hào)。變?nèi)荻O管被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并且被耦接以接收控制電壓，其中所述變?nèi)荻O管包括第一mugfet。跨導(dǎo)單元被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并且具有公共節(jié)點(diǎn)。頻率縮放的電阻網(wǎng)絡(luò)被耦接到公共節(jié)點(diǎn)并被耦接以接收用于第二電流的路徑的電阻值的選擇信號(hào)。

在如上一段所述的這樣的壓控振蕩器中，頻率縮放的電阻網(wǎng)絡(luò)可包括各自第一端被耦接到選擇晶體管的公共節(jié)點(diǎn)的電阻，所述選擇晶體管的漏極節(jié)點(diǎn)分別被耦接到所述電阻的第二端，并且所述晶體管的源極節(jié)點(diǎn)分別互相共同耦接，其中選擇晶體管的柵極節(jié)點(diǎn)被分別耦接以接收選擇電流。用于第二電流的路徑的電阻值可以是隨壓控振蕩器的頻率范圍中的頻率而可縮放的。選擇晶體管可包括第二mugfet。第二電流可以是用于壓控振蕩器的偏置電流。粗粒度電容器陣列的單元可以互相間隔開地被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。所述單元可以逐步地間隔以遠(yuǎn)離電感器的線圈。所述單元可被耦接以分別接收選擇信號(hào)。所述單元可以參照選擇信號(hào)，從最低位到最高位耦接。最低位可以是最接近于線圈的。每個(gè)單元可包括：第一電容器和第二電容器；以及第一晶體管，其具有被耦接以接收所述選擇信號(hào)中的一個(gè)選擇信號(hào)的第一柵極，還具有被耦接到第一電容器的第一近端導(dǎo)體的第一源漏節(jié)點(diǎn)和被耦接到第二電容器的第二近端導(dǎo)體的第二源漏節(jié)點(diǎn)。每個(gè)單元可包括：第二晶體管和第三晶體管，它們分別具有被共同耦接以接收所述選擇信號(hào)中的一個(gè)選擇信號(hào)的第二柵極和第三柵極；第二晶體管的第一漏極節(jié)點(diǎn)被耦接至第一晶體管的第一源漏節(jié)點(diǎn)；第三晶體管的第二漏極節(jié)點(diǎn)被耦接到第一晶體管的第二源漏節(jié)點(diǎn)；并且第二晶體管和第三晶體管各自的源極節(jié)點(diǎn)都被共同耦接到接地節(jié)點(diǎn)。第一晶體管、第二晶體管和第三晶體管可包括第二mugfet?？删幊屉娏髟纯杀获罱拥诫娫垂?jié)點(diǎn)，以提供第一電流，其中可編程電流源可被耦接以接收選擇信號(hào)分別到它的各個(gè)選擇晶體管，以提供頻率縮放的電流源。選擇晶體管可以是與第一極性相關(guān)聯(lián)的第一選擇晶體管?？删幊屉娏髟纯杀获罱右越邮盏诙x擇信號(hào)分別到它的第二選擇晶體管。第二選擇晶體管可以與第二極性相關(guān)聯(lián)，所述第二極性是與第一極性相反的?？删幊屉娏髟吹牡谝贿x擇晶體管和第二選擇晶體管可以分別是第二mugfet。

進(jìn)一步概括起來，用于集成電路器件的系統(tǒng)被描述為具被耦接以接收頻率和幅度擺動(dòng)輸入信號(hào)的控制器。壓控振蕩器被耦接到控制器，以接收選擇信號(hào)和控制電壓。所述壓控振蕩器包括：電感器，其被耦接以接收第一電流到它的抽頭，并且被耦接到或具有正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)；粗粒度電容器陣列，其被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并被耦接以分別接收所述選擇信號(hào)；變?nèi)荻O管，其被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并被耦接以接收所述控制電壓，其中所述變?nèi)荻O管包括第一mugfet；跨導(dǎo)單元被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)，并具有公共節(jié)點(diǎn)；以及頻率縮放的電阻網(wǎng)絡(luò)，其被耦接到所述公共節(jié)點(diǎn)，并被耦接以接收用于第二電流的路徑的電阻值的選擇信號(hào)。

在如前一段所述的系統(tǒng)中，可編程電流源可被耦接到電源節(jié)點(diǎn)，以提供第一電流，其中可編程電流源可被耦接以接收選擇信號(hào)到它的各個(gè)第一選擇晶體管。頻率縮放的電阻網(wǎng)絡(luò)可包括：在各自的第一端處被耦接到所述公共節(jié)點(diǎn)的電阻；以及第二選擇晶體管，其漏極節(jié)點(diǎn)分別被耦接到所述電阻的第二端，其源極節(jié)點(diǎn)分別被互相共同耦接。第二選擇晶體管的柵極節(jié)點(diǎn)可以分別被耦接以接收選擇信號(hào)。粗粒度電容器陣列的各單元可以互相間隔開，以被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。所述單元可以逐步地間隔以遠(yuǎn)離電感器的線圈。用于第二電流的路徑的電阻值可以經(jīng)由被提供到頻率縮放的電阻網(wǎng)絡(luò)的選擇信號(hào)，而對(duì)于在壓控振蕩器的頻率范圍中的頻率可縮放。第一選擇晶體管可以是與第一極性相關(guān)聯(lián)的；選擇信號(hào)可以是第一選擇信號(hào)；可編程電流源可被耦接以分別接收第二選擇信號(hào)到它的第四選擇晶體管；以及第四選擇晶體管可以與第二極性相關(guān)聯(lián)，所述第二極性是與第一極性相反的。第一選擇晶體管、第二選擇晶體管、第三選擇晶體管和第四選擇晶體管，每個(gè)都分別包括第二mugfet。

再進(jìn)一步概括起來，用于壓控振蕩的方法被描述為接收第一電流到電感器的抽頭，其中電感器被耦接到或具有正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)。電容值是從被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)的粗粒度電容器陣列中被選擇的，其中粗粒度電容器陣列被耦接以分別接收選擇信號(hào)，從而選擇電容值?？刂齐妷罕辉O(shè)置以用于被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)的變?nèi)荻O管，其中變?nèi)荻O管包括mugfet?？鐚?dǎo)是經(jīng)由被耦接到正端輸出節(jié)點(diǎn)和負(fù)端輸出節(jié)點(diǎn)的跨導(dǎo)單元而被提供的，其中跨導(dǎo)單元具有公共節(jié)點(diǎn)。電阻值是從被耦接到用于第二電流的路徑的公共節(jié)點(diǎn)的頻率縮放的電阻網(wǎng)絡(luò)中選擇的。頻率縮放的偏置電流源-電阻網(wǎng)絡(luò)被耦接以接收選擇信號(hào)，用來選擇用于該路徑的電阻值。振蕩信號(hào)被輸出。

在如前一段所述的方法中，選擇信號(hào)可以是第一選擇信號(hào)，以及第一電流可以通過可編程電流源而被選擇，所述可編程電流源被耦接以接收第一選擇信號(hào)和第二選擇信號(hào)從而選擇第一電流。可編程電流源可被耦接到電源節(jié)點(diǎn)，以為第一電流供電。第一選擇信號(hào)和第二選擇信號(hào)可被用于可編程電流源的相反極性的兩個(gè)晶體管。

雖然以上描述了示例性設(shè)備和/或方法，但可以根據(jù)這里描述的一個(gè)或多個(gè)方面設(shè)定其它和另外的例子，而不背離本發(fā)明的范圍，這個(gè)范圍由所附的權(quán)利要求及其等同而確定。權(quán)利要求列出步驟不暗示步驟的任何次序。注冊(cè)商標(biāo)是它們各自所有者的財(cái)產(chǎn)。