本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種運(yùn)算放大器。

背景技術(shù)：

在模擬-數(shù)字轉(zhuǎn)換器(ADC)電路，尤其是流水線型模數(shù)轉(zhuǎn)換器(PipelinedADC)電路中，高速高增益運(yùn)算放大器有著廣泛應(yīng)用。其工作在負(fù)反饋閉環(huán)狀態(tài)，用以產(chǎn)生精確的余量輸出。放大器的增益決定了最終的穩(wěn)態(tài)誤差大小，放大器的速度(帶寬)影響著整個(gè)ADC的工作速度。

在傳統(tǒng)的CMOS工藝中，由于MOS晶體管的本征增益較低，所以放大器難以實(shí)現(xiàn)高增益。通常需要額外的電路技術(shù)來提高放大器的增益，比如基于負(fù)反饋的增益自舉技術(shù)(gain-boosting)和共源共柵(cascode)技術(shù)。然而這些技術(shù)總是以犧牲速度和電壓擺幅為代價(jià)。

因此需要設(shè)計(jì)一種新型運(yùn)算放大器，不需要額外的電路提高放大器增益，節(jié)約成本，易于實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明旨在解決上述技術(shù)問題，提供一種運(yùn)算放大器，包括正向輸入端、反向輸入端、正向輸出端以及反向輸出端，還包括第一級放大模塊以及第二級放大模塊；

所述第一級放大模塊具備：

作為輸入管的第一MOS管和第二MOS管，所述第一MOS管的柵極連接至所述正相輸入端，其源極接地，所述第二MOS管的柵極連接至所述反向輸入端，其源極接地；

電流緩沖器，所述電流緩沖器包括第一BJT管和第二BJT管，所述第一BJT管的發(fā)射極與所述第一MOS管的漏極相連接，其集電極連接至第二中間節(jié)點(diǎn)；所述第二BJT管的發(fā)射極與所述第二MOS管的漏極相連接，集電極連接至第一中間節(jié)點(diǎn)，所述第一BJT管和所述第二BJT管的基極共同連接至偏置電壓端；

第一負(fù)載，所述第一負(fù)載連接在所電源和所述第一中間節(jié)點(diǎn)、所述第二中間節(jié)點(diǎn)之間，用于提高輸出阻抗；

所述第二級放大模塊包括：

作為輸入管的第五BJT管和第六BJT管，所述第五BJT管的基極與所述第一中間節(jié)點(diǎn)相連接，其發(fā)射極接地，其集電極連接至所述反向輸出端，所述第六BJT管的基極與所述第二中間節(jié)點(diǎn)相連接；

正向反饋模塊，所述正向反饋模塊具備第三BJT管和第四BJT管，所述第三BJT管的基極與所述第一中間節(jié)點(diǎn)相連接，其集電極與所述第二中間節(jié)點(diǎn)相連接，其發(fā)射極接地，所述第四BJT管的基極與所述第二中間節(jié)點(diǎn)相連接，其集電極與所述第一中間節(jié)點(diǎn)相連接，其發(fā)射極接地；

第二負(fù)載，連接在電源和所述正向輸出端以及所述反向輸出端之間。

優(yōu)選的，還具備頻率補(bǔ)償模塊，包括順次串聯(lián)在所述第二中間節(jié)點(diǎn)和所述正向輸出端之間的第一電阻和第一電容，以及順次串聯(lián)在所述第一中間節(jié)點(diǎn)和所述反向輸出端之間的第二電阻和第二電容。

優(yōu)選的，所述第一負(fù)載為三級共源共柵結(jié)構(gòu)，其中第三MOS管和第四MOS管的柵極共同連接至偏置電壓端，所述第三MOS管的漏極與所述第二中間節(jié)點(diǎn)相連接，所述第四MOS管的漏極與所述第一中間節(jié)點(diǎn)相連接；第五MOS管和第六MOS管的柵極共同連接至偏置電壓端，所述第五MOS管漏極與所述第三MOS管的源極相連接，所述第六MOS管的漏極與所述第四MOS管的源極相連接；第七M(jìn)OS管和第八MOS管的柵極共同連接至偏置電壓端，所述第七M(jìn)OS管的漏極與所述第五MOS管的源極相連接，其源極與電源相連接，所述第八MOS管的漏極與所述第六MOS管的源極相連接，其源極與電源相連接。

優(yōu)選的，所述第二負(fù)載包括第九MOS管和第十MOS管，所述第九MOS管和第十MOS管的柵極共同連接至偏置電壓端，所述第九MOS管的漏極與所述反向輸出端相連接，其源極與電源相連接，所述第十MOS管的漏極與所述正向輸出端相連接，其源極與電源相連接。

所述第三BJT管和所述第五BJT管設(shè)計(jì)為：I_C3小于或等于其中Ic3為所述第三BJT管的集電極電流，β5為所述第五BJT管的放大系數(shù)，Ic5為所述第五BJT管的集電極電流。

優(yōu)選的，所述第三MOS管～第十MOS管均為PMOS管，或均為PNP型BJT管。

優(yōu)選的，所述第一MOS管和第二MOS管均為NMOS管。

優(yōu)選的，所述第一～第六BJT管均為NPN型BJT管

本發(fā)明的運(yùn)算放大器，能夠?yàn)槟?shù)轉(zhuǎn)換電路產(chǎn)生余量輸出，通過雙極型晶體管(BJT管)和CMOS晶體管的BiCMOS工藝實(shí)現(xiàn)，通過兩級放大，并且通過正向反饋模塊提供負(fù)阻抗來對第二級放大模塊的輸入進(jìn)行補(bǔ)償，具有較高的增益和速度，能夠提高整個(gè)ADC電路的穩(wěn)定性和速度。本發(fā)明采用了兩級運(yùn)放結(jié)構(gòu)，具有大的信號擺幅，非常適合在低電源電壓下工作。

附圖說明

圖1為本發(fā)明的運(yùn)算放大器的電路圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明的運(yùn)算放大器作進(jìn)一步的詳細(xì)描述，但不作為對本發(fā)明的限定。

如圖1所示，本發(fā)明的運(yùn)算放大器具備兩級放大模塊。

其中，第一放大模塊包括：

用作輸入管的第一MOS管M1和第二MOS管M2，第一MOS管M1的柵極連接至正向輸入端Vin+，其源極接地，第二MOS管M2的柵極連接至反向輸入端相Vin-，其源極接地。作為輸入管的第一MOS管M1和第二MOS管M2具有非常高的輸入阻抗，因此可以適用于開關(guān)電容電路。

第一BJT管和第二BJT管的基極共同連接至偏置電壓端V_B4，第一BJT管Q1的發(fā)射極與第一MOS管M1的漏極相連接，集電極與第二中間節(jié)點(diǎn)Y相連接，第二BJT管Q2的發(fā)射極與第二MOS管M2的 漏極相連接，集電極與第一中間節(jié)點(diǎn)X相連接。第一BJT管Q1和第二BJT管Q1構(gòu)成電流緩沖器。

由于第一MOS管M1和第二MOS管M2將輸入電壓信號Vin轉(zhuǎn)換為電流信號，電流信號送到第一BJT管Q1和第二BJT管Q1構(gòu)成的電流緩沖器后輸出，由于BJT管相對MOS管具有高跨導(dǎo)(gm)和小寄生電容的優(yōu)點(diǎn)，所以該節(jié)點(diǎn)的非主極點(diǎn)頻率大大提高。此外，BJT管的輸出阻抗遠(yuǎn)高于MOS管，所以輸出阻抗大大提高。

另外，第一級放大模塊還包括由第三MOS管M3～第八MOS管M8構(gòu)成的三級共源共柵結(jié)構(gòu)的負(fù)載。具體的，第三MOS管M3和第四MOS管M4的柵極共同連接至偏置電壓端V_B3，第三MOS管M3的漏極與第二中間節(jié)點(diǎn)Y相連接，第四MOS管M4的漏極與第一中間節(jié)點(diǎn)X相連接；第五MOS管M5和第六MOS管M6的柵極共同連接至偏置電壓端V_B2，第五MOS管M5漏極與第三MOS管M3的源極相連接，第六MOS管M6的漏極與第四MOS管M4的源極相連接；第七M(jìn)OS管M7和第八MOS管M8的柵極共同連接至偏置電壓端V_B1，第七M(jìn)OS管M7的漏極與第五MOS管M5的源極相連接，其源極與電源V_DD相連接，第八MOS管M8的漏極與第六MOS管M6的源極相連接，其源極與電源V_DD相連接。三級共源共柵結(jié)構(gòu)用于進(jìn)一步提高輸出阻抗。

第二放大模塊包括：

作為輸入管的第五BJT管Q5和第六BJT管Q6，所述第五BJT管Q5的基極連接至第一中間節(jié)點(diǎn)X，發(fā)射極接地，集電極與反向輸出端Vout-相連接，第六BJT管Q6的基極與第二中間節(jié)點(diǎn)Y相連接，發(fā)射 極接地，集電極與正向輸出端Vout+相連接。由于由于BJT管相比MOS管具有更高的跨導(dǎo)和更小寄生電容，所以輸出端的頻率大大提升。

但是由于第五BJT管Q5和第六BJT管Q6的輸入阻抗(r_be)較低，因此對于放大器第一級而言，其會看到一個(gè)較低的電阻負(fù)載，從而大大降低第一級的增益，因此本發(fā)明中具備正反饋模塊，以提供一個(gè)負(fù)阻抗來補(bǔ)償?shù)谖錌JT管Q5和第六BJT管Q6的輸入阻抗。

正向反饋模塊由第三BJT管Q3和第四BJT管Q4構(gòu)成，第三BJT管Q3的基極與第一中間節(jié)點(diǎn)X相連接，集電極與第二中間節(jié)點(diǎn)Y相連接，發(fā)射極接地，第四BJT管Q4的基極與第二中間節(jié)點(diǎn)Y相連接，集電極與第一中間節(jié)點(diǎn)X相連接，發(fā)射極接地。

以下對正向反饋模塊的補(bǔ)償原理進(jìn)行說明。

在第一中間節(jié)點(diǎn)X處，第三BJT管Q3和第四BJT管Q4對阻抗的貢獻(xiàn)為：

式中，r_be3為第三BJT管Q3的輸入阻抗，||表示并聯(lián)，gm3為第三BJT管Q3的跨導(dǎo)，Ic3為第三BJT管Q3的集電極電流。

在第一中間節(jié)點(diǎn)X處，第五BJT管Q5的阻抗貢獻(xiàn)為：

式中，r_be5為第五BJT管Q5的輸入阻抗，β₅為第五BJT管Q5的放大系數(shù)，I_c5為第五BJT管Q5的集電極電流。

因此，第三BJT管Q3～第六BJT管Q6對第一中間節(jié)點(diǎn)X的共同阻抗作用為Z3和Z5的并聯(lián)，即：

因此，只要滿足

則第三BJT管Q3和第四BJT管Q4就能將第五BJT管Q5和第六BJT管Q6的輸入阻抗進(jìn)行補(bǔ)償。由于，在實(shí)際電路設(shè)計(jì)中，如果Z3的作用強(qiáng)過于Z5，則放大器第一級總的輸出電阻會呈現(xiàn)負(fù)阻特性，從而可能破壞系統(tǒng)環(huán)路穩(wěn)定性。因此，實(shí)際設(shè)計(jì)中，通常會設(shè)計(jì)Ic3略小于

第二級放大模塊還具備第二負(fù)載，包括第九MOS管M9和第十MOS管M10，第九MOS管和第十MOS管的柵極共同連接至偏置電壓端V_B1，第九MOS管M9的漏極與所述反向輸出端相連接Vout-，其源極與電源V_DD相連接，第十MOS管M10的漏極與所述正向輸出端Vout+相連接，其源極與電源V_DD相連接。

另外，本發(fā)明中的運(yùn)算放大器還包括頻率補(bǔ)償模塊，依次串聯(lián)在第二中間節(jié)點(diǎn)Y和正向輸出端Vout+之間的第一電阻R1和第一電容C1，以及依次串聯(lián)在第一中間節(jié)點(diǎn)X和反向輸出端Vout-的第二電阻R2、第二電容C2。用于對輸出做頻率補(bǔ)償。

本發(fā)明的運(yùn)算放大器，能夠?yàn)槟?shù)轉(zhuǎn)換電路產(chǎn)生余量輸出，通過雙極型晶體管(BJT管)和CMOS晶體管的BiCMOS工藝實(shí)現(xiàn)，通過兩級放大，并且通過正向反饋模塊提供負(fù)阻抗來對第二級放大模塊的輸入阻抗進(jìn)行補(bǔ)償，具有較高的增益和速度，能夠提高整個(gè)ADC電路 的穩(wěn)定性和速度。本發(fā)明采用了兩級運(yùn)放結(jié)構(gòu)，具有大的信號擺幅，非常適合在低電源電壓下工作。

以上具體實(shí)施方式僅為本發(fā)明的示例性實(shí)施方式，不能用于限定本發(fā)明，本發(fā)明的保護(hù)范圍由權(quán)利要求書限定。本領(lǐng)域技術(shù)人員可以在本發(fā)明的實(shí)質(zhì)和保護(hù)范圍內(nèi)，對本發(fā)明做出各種修改或等同替換，這些修改或等同替換也應(yīng)視為落在本發(fā)明的保護(hù)范圍內(nèi)。