減少硬件緩沖器的低密度奇偶檢查碼階層式譯碼架構(gòu)的制作方法
【專利摘要】一種減少硬件緩沖器的低密度奇偶檢查碼階層式解碼架構(gòu)，其以儲(chǔ)存變數(shù)至檢查節(jié)點(diǎn)訊息的方式來(lái)做譯碼，在檢查節(jié)點(diǎn)開(kāi)始一個(gè)新的階層時(shí)會(huì)先取得變數(shù)至檢查節(jié)點(diǎn)訊息（Q）加上上一個(gè)階層所得的檢查至變數(shù)節(jié)點(diǎn)訊息（R）而得上個(gè)階層所更新的后驗(yàn)概率（APP）；接著，再以此后驗(yàn)概率（APP）減去此階層上一次迭代所得的檢查至變數(shù)節(jié)點(diǎn)訊息（R）可得到變數(shù)至檢查節(jié)點(diǎn)訊息（Q）；此后，將此變數(shù)至檢查節(jié)點(diǎn)訊息存回內(nèi)存并代入檢查節(jié)點(diǎn)等式可得檢查至變數(shù)節(jié)點(diǎn)訊息，最后將此階層所得的檢查至變數(shù)節(jié)點(diǎn)訊息存回內(nèi)存，即完成一個(gè)階層的檢查節(jié)點(diǎn)更新以及與的相連的變數(shù)節(jié)點(diǎn)更新。藉此，可較傳統(tǒng)技術(shù)達(dá)到更佳的硬件使用率與較少的緩沖緩存器使用，最終達(dá)成較小的硬件面積，且收斂速度不變慢。
【專利說(shuō)明】減少硬件緩沖器的低密度奇偶檢查碼階層式譯碼架構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種減少硬件緩沖器的低密度奇偶檢查碼(Low-DensityParity-Check codes, LDPC codes)階層式譯碼架構(gòu),其可達(dá)到更佳的硬件使用率、較少的緩沖緩存器使用，最終達(dá)到較小的硬件面積，且收斂速度不變慢的階層式排程結(jié)構(gòu)。

【背景技術(shù)】
[0002]應(yīng)用于低密度奇偶檢查碼的譯碼，其譯碼基本概念可見(jiàn)圖2及圖3，且圖3是表達(dá)圖2所示奇偶檢查矩陣(Parity-Check Matrix)中檢查節(jié)點(diǎn)(Check Node)以及變數(shù)節(jié)點(diǎn)(Variable Node)連接情形的丹拿圖(Tanner Graph)。圖中奇偶檢查矩陣的一列(Row)代表一個(gè)檢查節(jié)點(diǎn)，而一行(Column)代表一個(gè)變數(shù)節(jié)點(diǎn)，在奇偶檢查矩陣?yán)锶舻趇個(gè)列以及第j個(gè)行為I，在Tanner graph里就將檢查節(jié)點(diǎn)i以及變數(shù)節(jié)點(diǎn)j以一條直線將其連結(jié)起來(lái)，反之則無(wú)。
[0003]接著請(qǐng)參閱圖4,其表示第j個(gè)變數(shù)節(jié)點(diǎn)從各個(gè)相連結(jié)的檢查節(jié)點(diǎn)i '所得到的外來(lái)訊息(Extrinsic Informat1n) R1-」以及通道值Lj (Channel Value)來(lái)計(jì)算出送至檢查節(jié)點(diǎn)i的變數(shù)至檢查節(jié)點(diǎn)訊息(Variable-to-Check Message) Qij,而此處的外來(lái)訊息為不包含接收者已知的訊息，對(duì)檢查節(jié)點(diǎn)i而言，變數(shù)節(jié)點(diǎn)j送給檢查節(jié)點(diǎn)i的變數(shù)至檢查節(jié)點(diǎn)訊息Qij會(huì)將檢查節(jié)點(diǎn)i送給變數(shù)節(jié)點(diǎn)j的檢查至變數(shù)節(jié)點(diǎn)訊息Rij排除在外并將其它所得的訊息經(jīng)計(jì)算后求得。另外圖5表示第i個(gè)檢查節(jié)點(diǎn)從各個(gè)相連結(jié)的變數(shù)節(jié)點(diǎn)j,所得到的外來(lái)訊息Qu,來(lái)計(jì)算出送至變數(shù)節(jié)點(diǎn)j的檢查至變數(shù)節(jié)點(diǎn)訊息(Check-to-VariableMessage) Rij,而此處的外來(lái)訊息亦為不包含接收者已知的訊息，對(duì)變數(shù)節(jié)點(diǎn)j而言，檢查節(jié)點(diǎn)i送給變數(shù)節(jié)點(diǎn)j的檢查至變數(shù)節(jié)點(diǎn)訊息Ru會(huì)將變數(shù)節(jié)點(diǎn)j送給檢查節(jié)點(diǎn)i的變數(shù)至檢查節(jié)點(diǎn)訊息Qij排除在外并將其它所得的訊息經(jīng)計(jì)算后求得。
[0004]一般在解碼過(guò)程中皆有三個(gè)階段,變數(shù)節(jié)點(diǎn)處理(Variable Node Processing)、檢查節(jié)點(diǎn)處理(Check Node Processing)以及后驗(yàn)概率處理(A Poster1ri ProbabilityProcessing)。一般階層架構(gòu)的算法,是令N(i)為一所有與檢查節(jié)點(diǎn)i相連結(jié)的變數(shù)節(jié)點(diǎn)的集合，等式(I)為變數(shù)節(jié)點(diǎn)處理，其目的為求出與目前所處理檢查層(Check-Node Layer)所有檢查節(jié)點(diǎn)i相關(guān)的變數(shù)至檢查節(jié)點(diǎn)訊息(Q)，而等式(2)目的為求出目前所處理檢查層所有檢查節(jié)點(diǎn)i的檢查至變數(shù)節(jié)點(diǎn)訊息(R)，接著等式(3)目的為求出目前所處理檢查層的所有檢查節(jié)點(diǎn)i在完成等式(2)之后與此檢查層的所有與檢查節(jié)點(diǎn)相連的所有變數(shù)節(jié)點(diǎn)j更新后的后驗(yàn)概率(APoster1ri Probability, APP),詳細(xì)算法如下:
[0005]

【權(quán)利要求】
1.一種減少硬件緩沖器的階層式譯碼架構(gòu)，其特征在于包括: 一變數(shù)至檢查節(jié)點(diǎn)訊息大小內(nèi)存，將所得的通道值或變數(shù)至檢查節(jié)點(diǎn)訊息大小儲(chǔ)存起來(lái)； 一后驗(yàn)概率計(jì)算單元，其與該變數(shù)至檢查節(jié)點(diǎn)訊息大小內(nèi)存以及變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)內(nèi)存電性耦接，從該變數(shù)至檢查節(jié)點(diǎn)訊息大小內(nèi)存以及變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)內(nèi)存分別讀取變數(shù)至檢查節(jié)點(diǎn)訊息大小及正負(fù)號(hào)，接著自一檢查至變數(shù)節(jié)點(diǎn)訊息移位緩存器所得的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)總乘積、最小變數(shù)至檢查節(jié)點(diǎn)訊息大小索引、最小及次小變數(shù)至檢查節(jié)點(diǎn)訊息大小和上述的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)求得檢查至變數(shù)節(jié)點(diǎn)訊息正負(fù)號(hào)和檢查節(jié)點(diǎn)訊息大小即可得完整的檢查至變數(shù)節(jié)點(diǎn)訊息而計(jì)算出上個(gè)階層所更新的后驗(yàn)概率； 一后驗(yàn)概率正負(fù)號(hào)繞線網(wǎng)路單元，其與該后驗(yàn)概率計(jì)算單元電性耦接，從該后驗(yàn)概率計(jì)算單元讀取上個(gè)階層所更新的后驗(yàn)概率正負(fù)號(hào)，將各檢查節(jié)點(diǎn)上的后驗(yàn)概率正負(fù)號(hào)對(duì)應(yīng)回相對(duì)應(yīng)的變數(shù)節(jié)點(diǎn)上； 一后驗(yàn)概率正負(fù)號(hào)內(nèi)存，其與該后驗(yàn)概率正負(fù)號(hào)繞線網(wǎng)路單元電性耦接，從該后驗(yàn)概率正負(fù)號(hào)繞線網(wǎng)路單元讀取上個(gè)階層所更新的后驗(yàn)概率正負(fù)號(hào)，將其解碼碼字輸出； 一后驗(yàn)概率繞線網(wǎng)路單元，其與該后驗(yàn)概率計(jì)算單元電性耦接，從該后驗(yàn)概率計(jì)算單元讀取上個(gè)階層所更新的后驗(yàn)概率，并將上個(gè)階層所更新的后驗(yàn)概率分別對(duì)應(yīng)到相對(duì)應(yīng)的檢查節(jié)點(diǎn)上； 一變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元，其與該后驗(yàn)概率繞線網(wǎng)路單元、該變數(shù)至檢查節(jié)點(diǎn)訊息大小內(nèi)存、及該變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)內(nèi)存電性耦接，從該后驗(yàn)概率繞線網(wǎng)路單元讀取上個(gè)階層所更新的后驗(yàn)概率，將其減去透過(guò)自該檢查至變數(shù)節(jié)點(diǎn)訊息移位緩存器讀取此階層上一次迭代所得的正負(fù)號(hào)總乘積、最小變數(shù)至檢查節(jié)點(diǎn)訊息大小索引、最小及次小變數(shù)至檢查節(jié)點(diǎn)訊息大小和上述的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)求得檢查至變數(shù)節(jié)點(diǎn)訊息正負(fù)號(hào)和檢查節(jié)點(diǎn)訊息大小而得的完整的檢查至變數(shù)節(jié)點(diǎn)訊息而計(jì)算出變數(shù)至檢查節(jié)點(diǎn)訊息，并將此變數(shù)至檢查節(jié)點(diǎn)訊息大小以及正負(fù)號(hào)分別存回至該變數(shù)至檢查節(jié)點(diǎn)訊息大小內(nèi)存以及變數(shù)至檢查節(jié)點(diǎn)正負(fù)號(hào)內(nèi)存； 一變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)內(nèi)存，其與該后驗(yàn)概率計(jì)算單元及該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元電性耦接，用以儲(chǔ)存由該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元得到的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)并提供給該后驗(yàn)概率計(jì)算單元及該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元；以及 一檢查節(jié)點(diǎn)處理器，其與該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元電性稱接，包含一比較器、一緩存器、一正規(guī)化器、以及該檢查至變數(shù)節(jié)點(diǎn)訊息移位緩存器，該檢查節(jié)點(diǎn)處理器透過(guò)該比較器將得到的變數(shù)至檢查節(jié)點(diǎn)訊息做最小以及次小的比較以找出最小值、次小值、正負(fù)號(hào)總乘積以及最小值索引，接著把暫時(shí)求得的這些值暫存在該緩存器里面，在完成整個(gè)階層的檢查節(jié)點(diǎn)運(yùn)算后將上述求得的值送往該正規(guī)化器以將最小與次小值做正規(guī)化，接著送往該檢查至變數(shù)節(jié)點(diǎn)訊息移位緩存器以利之后取出此階層所得的檢查至變數(shù)節(jié)點(diǎn)訊息，透過(guò)正負(fù)號(hào)總乘積以及上述所得的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)可得檢查至變數(shù)節(jié)點(diǎn)訊息正負(fù)號(hào)，另外透過(guò)最小變數(shù)至檢查節(jié)點(diǎn)訊息大小索引、最小和次小變數(shù)至檢查節(jié)點(diǎn)訊息大小可得檢查至變數(shù)節(jié)點(diǎn)訊息大小，即可求得完整的檢查至變數(shù)節(jié)點(diǎn)訊息提供給該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元以及后驗(yàn)概率計(jì)算單元。
2.根據(jù)權(quán)利要求1所述的減少硬件緩沖器的階層式譯碼架構(gòu)，其特征在于，該后驗(yàn)概率計(jì)算單元以一后驗(yàn)概率等式做后驗(yàn)概率更新，求出目前所處理檢查層的所有檢查節(jié)點(diǎn)i在上個(gè)階層與此檢查層的所有與檢查節(jié)點(diǎn)i相連的所有變數(shù)節(jié)點(diǎn)j更新后的后驗(yàn)概率，該后驗(yàn)概率等式為:
其中，f(i，j)指在目前所處的檢查節(jié)點(diǎn)i之前最后一次與變數(shù)節(jié)點(diǎn)j做訊息傳送的檢查節(jié)點(diǎn)；該APPj在檢查節(jié)點(diǎn)f(i，j)所在的檢查層所更新的變數(shù)節(jié)點(diǎn)j的后驗(yàn)概率，而Qf(i,與分別為i亥檢δ節(jié)點(diǎn)f(i，j)與變數(shù)節(jié)點(diǎn)j所對(duì)應(yīng)的變數(shù)至檢g節(jié)點(diǎn)W肩、與檢g至變數(shù)節(jié)點(diǎn)訊息。
3.根據(jù)權(quán)利要求1所述的減少硬件緩沖器的階層式譯碼架構(gòu)，其特征在于，該變數(shù)至檢查節(jié)點(diǎn)訊息計(jì)算單元以一變數(shù)至檢查節(jié)點(diǎn)訊息等式做變數(shù)節(jié)點(diǎn)處理，求出與目前所處理檢查層所有檢查節(jié)點(diǎn)i相關(guān)的變數(shù)至檢查節(jié)點(diǎn)訊息，該變數(shù)至檢查節(jié)點(diǎn)訊息等式為:
其中，該APPj為上個(gè)階層所更新的后驗(yàn)概率；以及該Rij為此階層上一次迭代所得的檢查至變數(shù)節(jié)點(diǎn)訊息。
4.根據(jù)權(quán)利要求1所述的減少硬件緩沖器的階層式譯碼架構(gòu)，其特征在于，該檢查節(jié)點(diǎn)處理器以一檢查節(jié)點(diǎn)等式做檢查節(jié)點(diǎn)處理，求出與目前所處理檢查層所有檢查節(jié)點(diǎn)i’相關(guān)的檢查至變數(shù)節(jié)點(diǎn)訊息，該檢查節(jié)點(diǎn)等式為:
其中α為正規(guī)化系數(shù)，
為除了變數(shù)節(jié)點(diǎn)j以外和檢查節(jié)點(diǎn)i’所相連的變數(shù)節(jié)點(diǎn)送來(lái)的變數(shù)至檢查節(jié)點(diǎn)訊息正負(fù)號(hào)的乘積，而minkeN(i, ) 7 {J}IlQ1- Jl為除了變數(shù)節(jié)點(diǎn)j以外和檢查節(jié)點(diǎn)i’所相連的變數(shù)節(jié)點(diǎn)送來(lái)的變數(shù)至檢查節(jié)點(diǎn)訊息大小的最小值，最后求得該檢查至變數(shù)節(jié)點(diǎn)訊息V iJO
【文檔編號(hào)】H03M13/11GK104052495SQ201410013418
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年1月13日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】翁詠祿, 胡鈞凱, 周學(xué)志 申請(qǐng)人:翁詠祿