本發(fā)明關于一種電平轉換器，特別關于一種可承受極端的輸入信號電平下降并可補償裝置的工藝、電壓與溫度變化的電平轉換器。

背景技術：
電平轉換器用以將具有第一參考電壓電平的輸入信號轉換為具有第二參考電壓電平的輸出信號。典型的電平轉換器通過一對晶體管接收輸入信號。然而，當輸入信號電平大幅下降時，晶體管的驅動能力就會變差，并且電路的延遲會增加。此外，極端的電壓下降可進一步造成不期望的輸出信號的工作周期變異，甚至可能因為輸入晶體管無法被極低的輸入信號電壓導通，而造成電平轉換器無法作用。為了解決此問題，需要一種新穎的電平轉換器設計，其可承受極端的輸入信號電平下降，并且可進一步補償裝置的工藝、電壓與溫度(Process,Voltage,Temperature，簡稱PVT)變化的電平轉換器。

技術實現要素：
本發(fā)明特提供一種新的電平轉換器，能夠解決傳統(tǒng)電平轉換器所述的缺點。根據本發(fā)明的實施例，一種電平轉換器電路，包括電平轉換器單元以及第一控制單元。電平轉換器單元包括用以接收具有既定電平的輸入信號的輸入節(jié)點、用以輸出具有所需電平的輸出信號的輸出節(jié)點以及用以輸出與輸出信號反相的反相輸出信號的反相輸出節(jié)點。第一控制單元耦接至電平轉換器單元，并且包括第一晶體管與第二晶體管。第一晶體管耦接于反相輸出節(jié)點以及用以接收第一控制信號的第一控制節(jié)點之間。第二晶體管，耦接于用以接收輸入信號的輸入節(jié)點與接地點之間。根據本發(fā)明的另一實施例，一種電平轉換器電路，包括電平轉換器單元、第一控制單元與第二控制單元。電平轉換器單元包括用以接收具有既定電平的輸入信號的輸入節(jié)點、反相輸入節(jié)點、用以輸出具有所需電平的輸出信號的輸出節(jié)點以及用以輸出與輸出信號反相的反相輸出信號的反相輸出節(jié)點。第一控制單元耦接于輸入節(jié)點與反相輸出節(jié)點之間，并且包括包含兩個串聯(lián)耦接的晶體管的第一晶體管串。第二控制單元耦接于反相輸入節(jié)點與輸出節(jié)點之間，并且包括包含兩個串聯(lián)耦接的晶體管的第二晶體管串。根據本發(fā)明所提供的電平轉換器，利用控制晶體管串的啟動及停用，上述由于電平轉換器的輸入晶體管的弱驅動力、或因電平轉換器的組件的工藝、電壓或溫度變異而造成的電平轉換器電路延遲增加、輸出信號工作周期不期望的變異、或電平轉換器無法作用等問題都可以被解決。附圖說明圖1顯示根據本發(fā)明實施例所述的電平轉換器電路。圖2顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖3顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖4顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖5顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖6顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖7顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖8顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖9顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖10顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖11顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖12顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖13顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖14顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖15顯示根據本發(fā)明另一實施例所述的電平轉換器電路。圖16顯示根據本發(fā)明另一實施例所述的電平轉換器電路。具體實施方式在說明書及權利要求書當中使用了某些詞匯來稱呼特定的組件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準則。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。圖1顯示根據本發(fā)明的實施例所述的電平轉換器電路。根據本發(fā)明的實施例，電平轉換器電路100可包括電平轉換器單元110、以及耦接至電平轉換器單元110的控制單元120與130。電平轉換器單元110可包括用以接收具有既定電平的輸入信號的輸入節(jié)點IN、用以輸出具有所需電平的輸出信號的輸出節(jié)點OUT、以及用以輸出與輸出信號反相的反相輸出信號的反相輸出節(jié)點OUTB。電平轉換器單元110的輸入級可包含一對晶體管MN5與MN6，其分別耦接至輸入節(jié)點IN與用以接收與輸入信號反相的信號(以下稱之為反相輸入信號)的反相輸入節(jié)點INB。電平轉換器單元110的輸出級可包括一對交錯耦接的晶體管MN7與MN8，其分別耦接至輸出節(jié)點OUT與用以輸出與輸出信號反相的信號(以下稱之為反相輸出信號)的反相輸出節(jié)點OUTB。此外，電平轉換器單元110可更包括反相器IV1，耦接于輸入節(jié)點IN與反相輸入節(jié)點INB之間，用以產生反相輸入信號。于圖1所示的實施例中，電平轉換器單元110可為低轉高電平轉換器，用以接收具有既定電平(例如，自電壓0伏特至VDDL伏特)的輸入信號，并且拉高輸入信號電平，以產生具有所需電平(例如，自電壓0伏特至VDDH伏特)的輸出信號，其中VDDL可為整個系統(tǒng)運作的低操作電壓，VDDH可為整個系統(tǒng)運作的高操作電壓。根據本發(fā)明的其它實施例，VDDL亦可為系統(tǒng)芯片內部所使用的內部操作電壓，而VDDH可為系統(tǒng)芯片外部所使用的高于電壓VDDL的外部操作電壓。根據本發(fā)明的實施例，控制單元120與130可提供額外的加強路徑，用以加強位于電平轉換器單元110的輸入級的晶體管MN5與MN6的驅動能力。控制單元120可耦接于輸入節(jié)點IN與反相輸出節(jié)點OUTB之間，并且可包括晶體管串，晶體管串包含兩個串聯(lián)耦接的晶體管MN1與MN2?？刂茊卧?30可耦接于反相輸入節(jié)點INB與輸出節(jié)點OUT之間，并且可包括晶體管串，晶體管串包含兩個串聯(lián)耦接的晶體管MN3與MN4。根據本發(fā)明的實施例，晶體管MN1可耦接至反相輸出節(jié)點OUTB，并且包括一個耦接至控制節(jié)點TCTL的閘極，用以自控制節(jié)點TCTL接收控制信號，而晶體管MN2耦接于晶體管MN1與接地點之間，并且包括耦接至輸入節(jié)點IN的閘極，用以自輸入節(jié)點IN接收輸入信號。同樣地，晶體管MN3可耦接至輸出節(jié)點OUT，并且包括耦接至控制節(jié)點TCTL的閘極，用以自控制節(jié)點TCTL接收控制信號，而晶體管MN4耦接于晶體管MN3與接地點之間，并且包括耦接至反相輸入節(jié)點INB的閘極，用以自反相輸入節(jié)點INB接收反相輸入信號。于此實施例中，僅需要一個額外的控制腳位(pin)(或稱控制手指(controlfinger))。輸入至控制節(jié)點TCTL的控制信號可被用以啟動或關閉(或使能/停用)控制單元120與130的加強功能(enhancingfunction)。當晶體管MN1與MN3因應控制信號被導通時，加強功能會被啟動(使能)。更具體的說，當加強功能被啟動，并且當晶體管MN2或MN4因應輸入信號被導通時，將出現額外的加強路徑，用以將反相輸出節(jié)點OUTB或輸出節(jié)點OUT的電壓下拉至接地電壓。如此一來，即使出現極端的輸入信號電壓電平下降，其可能造成晶體管MN5或MN6的驅動能力下降，反相輸出節(jié)點OUTB或輸出節(jié)點OUT的電壓仍可通過控制單元120或130的晶體管串被快速拉低至接地電壓。極端的壓降可能發(fā)生于，例如，用以輸出電壓VDDL的電壓源被系統(tǒng)的其它裝置嚴重占用。當極端的壓降發(fā)生時，輸入信號電壓可由理想的電平(例如，1.2伏特)下降至不期望的電平(例如，0.8伏特)。因此，利用啟動加強功能，上述由于電平轉換器的輸入晶體管的弱驅動力、或因電平轉換器的組件的工藝、電壓或溫度變異而造成的電平轉換器電路延遲增加、輸出信號工作周期不期望的變異、或電平轉換器無法作用等問題都可以被解決。根據所需的操作電壓，如圖1所示的電平轉換器電路100內的晶體管可為厚氧化層晶體管(thick-oxidetransistor)或薄氧化層晶體管(thin-oxidetransistor)。舉例而言，于本發(fā)明的較佳實施例中，晶體管MN1、MN3、MN5、MN6、MN7與MN8可為厚氧化層晶體管，而晶體管MN2與MN4可為薄氧化層晶體管。更具體來說，當晶體管MN1～MN8均由標準器件(normaldevice)實施時，晶體管MN1、MN3、MN5、MN6、MN7與MN8可為輸入/輸出器件(I/Odevice)，而晶體管MN2與MN4可為核心器件(coredevice)。值得注意的是，相較于輸入/輸出器件，核心器件具有較低的操作電壓、較薄的氧化層、以及較快的操作速率。此外，值得注意的是，于本發(fā)明的其它實施例中，晶體管MN2與MN4也可為厚氧化層晶體管，例如上述的輸入/輸出器件。因此，本發(fā)明并不限于上述任一種實施方式。此外，值得注意的是，于本發(fā)明的較佳實施例中，各加強路徑中僅需要兩個額外的晶體管，并且自控制節(jié)點TCTL接收的控制信號電壓可被設計于電壓VDDL的電壓域。由于自控制節(jié)點TCTL接收的控制信號與輸入信號均具有既定電壓電平，因此無須為了產生控制信號而使用額外的電平轉換器。此外，于電平轉換器電路中引用額外的加強路徑的概念亦可應用于不同的電平轉換器架構、不同的控制單元架構、并且亦可應用于高轉低電平轉換器。因此，本發(fā)明并不限于以上所述的實施例與其變形。以下段落將介紹更多的實施例，以顯示更多不同的變形與安排。圖2顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路200可包括電平轉換器單元210、以及耦接至電平轉換器單元210的控制單元220與230。電平轉換器電路200的結構與電平轉換器電路100雷同，差別僅在于晶體管MN1與MN3分別耦接至不同的控制節(jié)點TDSEL0與TDSEL1，用以自控制節(jié)點TDSEL0與TDSEL1接收相同或不同的控制信號。因此，于此實施例中，由控制單元220與230所提供的額外的加強路徑可由相同或不同的控制信號共同或分別被控制(即，啟動或關閉)。值得注意的是，于此實施例中，輸出信號的工作周期可利用控制控制單元220與230的啟動/關閉周期而有彈性地被控制。例如，利用增加控制單元220的啟動時間(更具體來說，通過自控制節(jié)點TDSEL0所接收到的控制信號增加晶體管MN1導通的時間)，輸出信號的高電壓電平的脈沖寬度可對應地增加，這是由于晶體管MN8可通過由控制單元220提供的加強路徑快速被導通的緣故。另一方面，利用增加控制單元230的啟動時間，輸出信號的低電壓電平的脈沖寬度可對應地增加，這是由于晶體管MN7可通過由控制單元230提供的加強路徑快速被導通的緣故。因此，利用調整控制控制單元220與230的啟動/關閉周期，輸出信號的工作周期可對應地被調整。由于輸出信號的工作周期可利用控制控制單元220與230的啟動/關閉周期而有彈性地被調整，本發(fā)明所提出的電平轉換器電路200可更進一步被應用于多VDDH或VDDL操作電壓(multi-voltageofVDDHorVDDL)的架構。例如，電平轉換器電路200可接收不同電平的VDDH，例如從1.5伏特、1.8伏特、2.5伏特、2.8伏特至3.3伏特。電壓VDDH越高，可造就更強的晶體管MN7與MN8的驅動能力，因此，輸出信號的高電平脈沖的寬度會越寬。因此，為了在高電平脈沖寬度與低電平脈沖寬度之間取得平衡，電路設計者可利用控制自控制節(jié)點TDSEL1的控制信號的電平，用以增加控制單元230的啟動時間，使得晶體管MN3的導通時間可增長，用以增加輸出信號的低電平脈沖的寬度。值得注意的是，于本發(fā)明的較佳實施例中，自控制節(jié)點TDSEL0與TDSEL1所接收到的控制信號的電壓可被設計于VDDL電壓域。由于從控制節(jié)點TDSEL0與TDSEL1所接收到的控制信號與輸入信號同樣具有既定電平，無需為控制信號使用額外的電平轉換器。圖3顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路300可包括電平轉換器單元310、以及耦接至電平轉換器單元310的控制單元320與330。電平轉換器電路300的結構與電平轉換器電路200雷同，差別僅在于控制單元320與330可包括多個并聯(lián)耦接于反相輸出節(jié)點OUTB與輸入節(jié)點IN之間的晶體管串，以及多個并聯(lián)耦接于輸出節(jié)點OUT與反相輸入節(jié)點INB之間的晶體管串。如圖3所示，控制單元320可包括晶體管串MN1與MN2、MN(k)與MN(k+1)、…以及MN(K)與MN(K+1)，而控制單元330可包括晶體管串MN3與MN4、MN(k+2)與MN(k+3)、…以及MN(K+2)與MN(K+3)，其中k與K均為正整數。電平轉換器電路300更包括多個控制節(jié)點TDSEL0、TDSEL1、TDSEL2、TDSEL3、TDSEL(n)與TDSEL(n+1)，各控制節(jié)點耦接至一個晶體管串，用以使能或停用對應的加強路徑，其中n為正整數。于本發(fā)明的實施例中，輸出信號的工作周期也可如上述以類似的方式利用分別控制控制單元320與330中各加強路徑的使能/停用周期而有彈性地被調整。此外，于此實施例中，各加強路徑的晶體管的尺寸可有彈性地被設計。例如，晶體管MN(k)與MN(k+1)的尺寸可設計為MN1與MN2的兩倍。因此，各加強路徑的加強能力可被賦予不同的權重。如此一來，與圖2所示的實施例相比，利用啟動一個或多個具有相同或不同權重的加強路徑，輸出信號的工作周期可更有彈性地被調整。此外，調整的步距也會比圖2所示的實施例更精細。值得注意的是，于本發(fā)明較佳的實施例中，自控制節(jié)點TDSEL0、TDSEL1、TDSEL2、TDSEL3…TDSEL(n)與TDSEL(n+1)所接收到的控制信號可被設計在VDDL電壓域。由于自控制節(jié)點TDSEL0、TDSEL1、TDSEL2、TDSEL3…TDSEL(n)與TDSEL(n+1)接收的控制信號與輸入信號均具有既定電壓電平，因此無需為了產生控制信號而使用額外的電平轉換器。如上述，于電平轉換器電路中引用額外的加強路徑的概念亦可應用于不同的電平轉換器架構。圖4顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路400可包括電平轉換器單元410、以及耦接至電平轉換器單元410的控制單元420與430。電平轉換器電路400的結構與電平轉換器電路200雷同，差別僅在于電平轉換器單元410與電平轉換器單元210具有不同的結構。與電平轉換器單元210相比，電平轉換器單元410可更包括兩反相器IN2與IN3。反相器IN2可耦接于輸入節(jié)點IN與電平轉換器單元410的輸入晶體管MN9之間。反相器IN3可耦接于反相輸入節(jié)點INB與電平轉換器單元410的輸入晶體管MN10之間。根據本發(fā)明的實施例，晶體管MN9與MN10可為厚氧化層晶體管。值得注意的是，控制單元420與430也可設計為如控制單元120與130、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路400的操作介紹，可參考圖1至圖3所示的實施例的相關說明，于此不再贅述。圖5顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路500可包括電平轉換器單元510、以及耦接至電平轉換器單元510的控制單元520與530。電平轉換器電路500的結構與電平轉換器電路200雷同，差別僅在于晶體管MN1與MN3被選擇為原生器件(nativedevice)(標示為NAT)，例如厚氧化層原生器件。原生器件具有較短的閘極長度、較小(接近于0)的臨界電壓、并且速度相對于標準器件(normaldevice)來得快。因此，圖5中的晶體管MN1與MN3的導通速度會比圖2中的晶體管MN1與MN3來得快。值得注意的是，控制單元520與530也可設計為如控制單元120與130、控制單元320與330等的結構，或如上所述的其它變形，并且將控制單元中的輸入/輸出器件置換為原生器件。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路500的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖6顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路600可包括電平轉換器單元610、以及耦接至電平轉換器單元610的控制單元620與630。電平轉換器電路600的結構與電平轉換器電路200雷同，差別僅在于電平轉換器單元610與電平轉換器單元210具有不同的結構。與電平轉換器單元210相比，電平轉換器單元610可更包括耦接于輸入級與輸出級之間的兩個晶體管MN13與MN14。晶體管MN13可耦接于反相輸出節(jié)點OUTB與電平轉換器單元610的輸入晶體管MN11之間，并且可包括閘極，用以接收操作電壓VDDL。晶體管MN14可耦接于輸出節(jié)點OUT與電平轉換器單元610的輸入晶體管MN12之間，并且可包括閘極，用以接收操作電壓VDDL。根據本發(fā)明的一個實施例，晶體管MN11與MN12可為薄氧化層晶體管，而晶體管MN13與MN14可為厚氧化層晶體管。值得注意的是，控制單元620與630也可設計為如控制單元120與130、控制單元320與330、控制單元520與530等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路600的操作介紹，可參考圖1至圖3所示的實施例的相關說明，于此不再贅述。圖7顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路700可包括電平轉換器單元710、以及耦接至電平轉換器單元710的控制單元720與730。電平轉換器電路700的結構與電平轉換器電路400雷同，差別僅在于電平轉換器單元710的輸入晶體管MN15與MN16耦接至電壓VDDL，而非輸入節(jié)點IN與反相輸入節(jié)點INB。值得注意的是，控制單元720與730也可被設計為如控制單元120與130、控制單元320與330、控制單元520與530等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路700的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖8顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路800可包括電平轉換器單元810、以及耦接至電平轉換器單元810的控制單元820與830。電平轉換器電路800的結構與電平轉換器電路600雷同，差別僅在于控制單元820與830中，耦接至電平轉換器電路800的輸出節(jié)點OUT與反相輸出節(jié)點OUTB的晶體管MN1與MN3被選擇為原生器件(標示為NAT)，例如厚氧化層原生器件。值得注意的是，控制單元820與830也可設計為如控制單元120與130、控制單元220與230、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路800的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖9顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路900可包括電平轉換器單元910、以及耦接至電平轉換器單元910的控制單元920與930。電平轉換器電路900的結構與電平轉換器電路600雷同，差別僅在于電平轉換器單元910中，耦接至輸出節(jié)點OUT與反相輸出節(jié)點OUTB以及電壓VDDL的晶體管MN13與MN14被選擇為原生器件(標示為NAT)，例如厚氧化層原生器件。值得注意的是，控制單元920與930也可設計為如控制單元120與130、控制單元220與230、控制單元320與330、控制單元520與530等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路900的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖10顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1000可包括電平轉換器單元1010、以及耦接至電平轉換器單元1010的控制單元1020與1030。電平轉換器電路1000的結構與電平轉換器電路900雷同，差別僅在于控制單元1020與1030中，耦接至電平轉換器單元1010的輸出節(jié)點OUT與反相輸出節(jié)點OUTB的晶體管MN1與MN3被選擇為原生器件(標示為NAT)，例如厚氧化層原生器件。值得注意的是，控制單元1020與1030也可設計為如控制單元120與130、控制單元220與230、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路1000的操作介紹，可參考圖1至圖3所示的實施例的相關說明，于此不再贅述。圖11顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1100可包括電平轉換器單元1110、以及耦接至電平轉換器單元1110的控制單元1120與1130。電平轉換器電路1100的結構與電平轉換器電路1000雷同，差別僅在于電平轉換器單元1110的電路與電平轉換器單元1010具有不同的結構。相較于電平轉換器電路1000，晶體管MN17與MN18可分別通過晶體管MN19、MN20、MN21與MN22耦接至接地點?？刂茊卧?120與1130中，耦接至電平轉換器單元1110的輸出節(jié)點OUT與反相輸出節(jié)點OUTB的晶體管MN1、MN3、MN17與MN18被選擇為原生器件(標示為NAT)，例如厚氧化層原生器件。值得注意的是，控制單元1120與1130也可設計為如控制單元120與130、控制單元220與230、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路1100的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖12顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1200可包括電平轉換器單元1210、以及耦接至電平轉換器單元1210的控制單元1220與1230。電平轉換器電路1200的結構與電平轉換器電路1100雷同，差別僅在于電平轉換器單元1210中，耦接至輸出節(jié)點OUT與反相輸出節(jié)點OUTB以及電壓VDDL的晶體管MN17與MN18被選擇為標準厚氧化層晶體管，例如，輸入/輸出器件。值得注意的是，控制單元1220與1230也可設計為如控制單元120與130、控制單元220與230、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路1200的操作介紹，可參考圖1至圖3所示的實施例的相關說明，并于此不再贅述。圖13顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1300可包括電平轉換器單元1310、以及耦接至電平轉換器單元1310的控制單元1320與1330。電平轉換器電路1300的結構與電平轉換器電路1100雷同，差別僅在于控制單元1320與1330中，耦接至輸出節(jié)點OUT與反相輸出節(jié)點OUTB的晶體管MN1與MN2被選擇為標準厚氧化層晶體管，例如輸入/輸出器件。值得注意的是，控制單元1320與1330也可設計為如控制單元120與130、控制單元220與230、控制單元320與330等的結構，或如上所述的其它變形。因此，本發(fā)明并不限于任一種實施方式。關于電平轉換器電路1300的操作介紹，可參考圖1至圖3所示的實施例的相關說明，于此不再贅述。如上述，于電平轉換器電路中引入額外的加強路徑的概念亦可應用于高轉低電平轉換器。圖14顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1400可包括電平轉換器單元1410、以及耦接至電平轉換器單元1410的控制單元1420與1430。于此實施例中，電平轉換器單元1410為高轉低電平轉換器，其接收具有既定電平(例如，自0伏特至VDDH伏特)的輸入信號，并且拉低輸入信號電平，以產生具有所需電平(例如，自電壓0伏特至VDDL伏特)的輸出信號。電平轉換器單元1410可包括用以接收具有既定電平的輸入信號的輸入節(jié)點IN、用以輸出具有所需電平的輸出信號的輸出節(jié)點OUT、以及用以輸出與輸出信號反相的反相輸出信號的反相輸出節(jié)點OUTB。電平轉換器單元1410的輸入級可包含一對晶體管MN25與MN26，其分別耦接至輸入節(jié)點IN與反相輸入節(jié)點INB，用以接收輸入信號與反相輸入信號。電平轉換器單元1410的輸出級可包括一對交錯耦接的晶體管MN27與MN28，其分別耦接至輸出節(jié)點OUT與反相輸出節(jié)點OUTB，用以輸出輸出信號與反相輸出信號。此外，電平轉換器單元1410可更包括反相器IV4，耦接于輸入節(jié)點IN與反相輸入節(jié)點INB之間，用以產生反相輸入信號。不同于圖1所示的低轉高電平轉換器電路，電平轉換器單元1410內的反相器IV4耦接至高操作電壓VDDH，并且可包括至少一厚氧化層晶體管。此外，不同于圖1所示的低轉高電平轉換器電路100，輸出級的交錯耦接的晶體管MN27與MN28可耦接至低操作電壓VDDL。此外，于本發(fā)明的較佳實施例中，晶體管MN1、MN3、MN27與MN28可為薄氧化層晶體管，而晶體管MN2、MN4、MN25與MN26可為厚氧化層晶體管。更具體來說，當晶體管MN1～MN4與MN25～MN28均由標準器件(normaldevice)實施時，晶體管MN1、MN3、MN27與MN28可為核心器件(coredevice)，而晶體管MN2、MN4、MN25與MN26可為輸入/輸出器件(I/Odevice)。值得注意的是，相較于輸入/輸出器件，核心器件具有較低的操作電壓、較薄的氧化層、以及較快的操作速率。此外，值得注意的是，于本發(fā)明的其它實施例中，晶體管MN1與MN3也可為厚氧化層晶體管，例如上述的輸入/輸出器件。因此，本發(fā)明并不限于上述任一種實施方式。根據本發(fā)明的實施例，晶體管MN1可耦接至反相輸出節(jié)點OUTB，并且包括耦接至控制節(jié)點RCTL的閘極，用以自控制節(jié)點RCTL接收控制信號，而晶體管MN3可耦接至輸出節(jié)點OUT，并且包括耦接至控制節(jié)點RCTL的閘極，用以自控制節(jié)點RCTL接收控制信號。于此實施例中，僅需要一個額外的控制腳位(pin)(或稱控制手指(controlfinger))。輸入至控制節(jié)點RCTL的控制信號可被用以啟動或關閉(或使能/停用)控制單元1420與1430的加強功能。當晶體管MN1與MN3因應控制信號被導通時，加強功能會被啟動(使能)。更具體的說，當加強功能被啟動，并且當晶體管MN2或MN4因應輸入信號被導通時，將出現額外的加強路徑，用以將反相輸出節(jié)點OUTB或輸出節(jié)點OUT的電壓下拉至接地電壓。如此一來，即使出現極端的輸入信號電壓電平下降，其可能造成晶體管MN25與MN26的驅動能力下降，反相輸出節(jié)點OUTB或輸出節(jié)點OUT的電壓仍可通過控制單元1420或1430的晶體管串快速被拉低至接地電壓。極端的壓降可能發(fā)生于，例如，用以輸出電壓VDDH的電壓源被系統(tǒng)的其它裝置嚴重占用。當極端的壓降發(fā)生時，輸入信號電壓可由理想的電平(例如，2.5伏特)下降至不希望得到的電平(例如，2.1伏特)。因此，利用啟動加強功能，上述由于電平轉換器的輸入晶體管的弱驅動力、或因電平轉換器的組件的工藝、電壓或溫度變異而造成的電平轉換器電路延遲增加、輸出信號工作周期變異、或電平轉換器無法作用等問題都可以被解決。此外，值得注意的是，于本發(fā)明的較佳實施例中，加強路徑中僅需要兩個額外的晶體管，并且自控制節(jié)點RCTL接收的控制信號電壓可被設計于電壓VDDL的電壓域。由于自控制節(jié)點RCTL接收的控制信號與輸出信號均具有所需電壓電平，因此無須為了產生控制信號而使用額外的電平轉換器。此外，于電平轉換器電路中引用額外的加強路徑的概念亦可應用于不同的電平轉換器架構、不同的控制單元架構、或應用于如圖1-13所示的低轉高電平轉換器。因此，本發(fā)明并不限于以上所述的實施例與其變形。圖15顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1500可包括電平轉換器單元1510、以及耦接至電平轉換器單元1510的控制單元1520與1530。電平轉換器電路1500的結構與電平轉換器電路1400雷同，差別僅在于晶體管MN1與MN3分別耦接至不同的控制節(jié)點RDSEL0與RDSEL1，用以自控制節(jié)點RDSEL0與RDSEL1接收相同或不同的控制信號。因此，于此實施例中，由控制單元1520與1530所提供的額外的加強路徑可由相同或不同的控制信號共同或分別被控制(即，啟動或關閉)。值得注意的是，于此實施例中，輸出信號的工作周期可利用控制控制單元1520與1530的啟動/關閉周期而有彈性地被控制。例如，利用增加控制單元1520的啟動時間(更具體來說，通過自控制節(jié)點RDSEL0所接收到的控制信號增加晶體管MN1導通的時間)，輸出信號的高電壓電平的脈沖寬度可對應地增加，這是由于晶體管MN28可通過由控制單元1520提供的加強路徑快速被導通的緣故。另一方面，利用增加控制單元1530的啟動時間，輸出信號的低電壓電平的脈沖寬度可對應地增加，這是由于晶體管MN27可通過由控制單元1530提供的加強路徑快速被導通的緣故。因此，利用調整控制單元1520與1530的啟動/關閉周期，輸出信號的工作周期可對應地被調整。由于輸出信號的工作周期可利用控制控制單元1520與1530的啟動/關閉周期而有彈性地被調整，本發(fā)明所提出的電平轉換器電路1500可如上述更進一步被應用于多種VDDH或VDDL操作電壓(multi-voltageofVDDHorVDDL)的應用。值得注意的是，于本發(fā)明的較佳實施例中，自控制節(jié)點RDSEL0與RDSEL1所接收到的控制信號的電壓可被設計于VDDL的電壓域。由于自控制節(jié)點RDSEL0與RDSEL1所接收到的控制信號與輸出信號同樣具有所需電平，無須為控制信號使用額外的電平轉換器。圖16顯示根據本發(fā)明的另一實施例所述的電平轉換器電路。電平轉換器電路1600可包括電平轉換器單元1610、以及耦接至電平轉換器單元1610的控制單元1620與1630。電平轉換器電路1600的結構與電平轉換器電路1500雷同，差別僅在于控制單元1620與1630可包括多個并聯(lián)耦接于反相輸出節(jié)點OUTB與輸入節(jié)點IN之間的晶體管串，以及多個并聯(lián)耦接于輸出節(jié)點OUT與反相輸入節(jié)點INB之間的晶體管串。如圖16所示，控制單元1620可包括晶體管串MN1與MN2、MN(k)與MN(k+1)、…以及MN(K)與MN(K+1)，而控制單元1630可包括晶體管串MN3與MN4、MN(k+2)與MN(k+3)、…以及MN(K+2)與MN(K+3)，其中k與K均為正整數。電平轉換器電路1600更包括多個控制節(jié)點RDSEL0、RDSEL1、RDSEL2、RDSEL3、RDSEL(n)與RDSEL(n+1)，各控制節(jié)點耦接至一個晶體管串，用以使能或停用對應的加強路徑，其中n為正整數。于本發(fā)明的實施例中，輸出信號的工作周期也可如上述以類似的方式利用控制控制單元1520與1530內的各加強路徑的使能/停用周期而有彈性地被調整。此外，于此實施例中，各加強路徑的晶體管的尺寸可有彈性地被設計。例如，晶體管MN(k)與MN(k+1)的尺寸可設計為MN1與MN2的兩倍。因此，各加強路徑的加強能力可被賦予不同的權重。如此一來，與圖15所示的實施例相比，利用啟動一個或多個具有相同或不同權重的加強路徑，輸出信號的工作周期可更有彈性地被調整。此外，調整的步距也會比圖15所示實施例的更精細。值得注意的是，于本發(fā)明較佳的實施例中，自控制節(jié)點RDSEL0、RDSEL1、RDSEL2、RDSEL3…RDSEL(n)與RDSEL(n+1)所接收到的控制信號的電壓電平可被設計于VDDL的電壓域。由于自控制節(jié)點RDSEL0、RDSEL1、RDSEL2、RDSEL3…RDSEL(n)與RDSEL(n+1)接收的控制信號與輸出信號均具有所需電壓電平，因此無須為了產生控制信號而使用額外的電平轉換器。此外，值得注意的是，如圖4至圖13所示的低轉高電平轉換器電路的變化亦可應用于如圖14至圖16所示的高轉低電平轉換器電路。任何本領域內的技術人員當可基于對圖4至圖13所示的低轉高電平轉換器電路的理解輕易推導出其它不同的高轉低電平轉換器電路實施例。因此高轉低電平轉換器電路的其它變形的圖標與說明便省略不再贅述。本發(fā)明雖以較佳實施例揭露如上，然而如圖1至圖16所示的電路與其變化結構并非用以限定本發(fā)明的范圍。相反的，任何對于本領域內的技術人員可顯而易見地將額外的加強路徑耦接于高轉低或低轉高電平轉換器單元用以加強驅動能力的變化或類似的安排，都應當在本發(fā)明的涵蓋范圍內。因此，前附的申請專利范圍的范疇應被以最廣泛的解釋定義，用以涵蓋所有可能的變化或類似的安排。申請專利范圍中用以修飾組件的“第一”、“第二”、“第三”等序數詞的使用本身未暗示任何優(yōu)先權、優(yōu)先次序、各組件之間的先后次序、或方法所執(zhí)行的步驟的次序，而僅用作標識來區(qū)分具有相同名稱(具有不同序數詞)的不同組件。本領域中技術人員應能理解，在不脫離本發(fā)明的精神和范圍的情況下，可對本發(fā)明做許多更動與改變。因此，上述本發(fā)明的范圍具體應以前附的權利要求界定的范圍為準。