專利名稱：防止閂鎖的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計，特別涉及一種防止閂鎖(Latch-UP)的電路。
背景技術(shù)：
閂鎖效應(yīng)，又稱寄生可控硅整流器(SCR，Silicon Controlled Rectifier)效應(yīng) 或寄生PNPN效應(yīng)。在整體硅的CMOS晶體管下，不同極性摻雜的區(qū)域間都會構(gòu)成PN結(jié)， 而兩個靠近的反方向的PN結(jié)就構(gòu)成了一個雙極結(jié)型晶體三極管(BJT，Bipolar Junction Transistor)。因此，CMOS晶體管的下面會構(gòu)成多個三極管，這些三極管自身就可能構(gòu)成一 個電路，這就是MOS晶體管的寄生三極管效應(yīng)。如果電路偶爾出現(xiàn)了能夠使三極管導通的 條件，例如過壓、大電流、電離輻射(ionizing radiation)等，這個寄生電路就會極大的影 響電路的正常運作，使包含有CMOS器件的核心電路(core circuit)承受比正常工作大得 多的電流，可能會使電路迅速的燒毀。閂鎖狀態(tài)下，在電源(VDD)與地(GND或VSS)之間形 成短路，造成瞬間大電流和電壓瞬間降低。閂鎖效應(yīng)在大線寬的工藝上作用并不明顯，而線寬越小，寄生三極管的反應(yīng)電壓 越低，閂鎖效應(yīng)的影響就越明顯。因此，與大尺寸集成電路相比，現(xiàn)今采用深亞微米制造工 藝制造的CMOS集成電路更容易受到閂鎖效應(yīng)的影響而損壞?，F(xiàn)有技術(shù)中，一種版圖級(Layout)的防止閂鎖的方法如圖1所示，在PMOS晶體管 和NMOS晶體管間加P+保護環(huán)(guard-rings) Gll和N+保護環(huán)G12，這種方法會增加阱接觸 (well contacts)，并且增大PMOS晶體管和NMOS晶體管間的布局面積。還有一種工藝級的 防止閂鎖的方法如圖2，采用絕緣體上硅(S0I，Silicon on Insulator)技術(shù)，其是在硅襯 底Sl和器件層Ll之間引入一層埋氧化層(Buried 0Xide)Bl，這種方法會增加工藝的復雜 度。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種防止閂鎖的電路，以防止CMOS集成電路受到閂鎖 效應(yīng)的影響而損壞。為解決上述問題，本發(fā)明實施方式提供一種防止閂鎖的電路，包括電流鏡、第一 電阻、第一反相器和開關(guān)晶體管，其中，所述電流鏡，輸入工作電源和接地電源之間的電流，輸出鏡像電流；所述第一電阻連接在電源和所述電流鏡的輸出端之間；所述第一反相器的輸入端連接所述電流鏡的輸出端；所述開關(guān)晶體管連接在電源和核心電路之間，其柵極連接第一反相器的輸出端， 源極和漏極分別連接電源和核心電路?？蛇x的，所述電流鏡包括第一晶體管和第二晶體管，為PMOS晶體管，所述第一晶 體管和第二晶體管的源極接工作電源，所述第一晶體管的柵極連接所述第二晶體管的柵 極和漏極，并連接核心電路接工作電壓的一端；所述第一電阻連接在接地電源和第二晶體管的漏極之間；所述第一反相器的輸入端連接所述第二晶體管的漏極；所述開關(guān)晶體管為 NMOS晶體管，源極連接接地電源，漏極連接核心電路接地的一端?？蛇x的，所述電流鏡包括第一晶體管和第二晶體管，為NMOS晶體管，所述第一晶 體管和第二晶體管的源極接接地電源，所述第一晶體管的柵極連接所述第二晶體管的柵極 和漏極，并連接核心電路接地的一端；所述第一電阻連接在工作電源和第二晶體管的漏極 之間；所述開關(guān)晶體管為PMOS晶體管，其源極連接工作電源，漏極連接核心電路接工作電 壓的一端。上述技術(shù)方案提供了一種電路級的防止閂鎖的方法，通過電流鏡檢測電源間的電 流，并通過電阻將檢測的電流轉(zhuǎn)換為電壓，在檢測到電源間產(chǎn)生大電流時，轉(zhuǎn)換得到的電壓 會關(guān)閉連接在電源(工作電源和/或接地電源)和CMOS集成電路(核心電路)之間的開 關(guān)晶體管，即關(guān)閉電源至CMOS集成電路的通路，以此切斷CMOS集成電路的電流路徑，這樣 大電流就不會流入CMOS集成電路，從而防止了 CMOS集成電路受到閂鎖效應(yīng)引起的大電流 影響而損壞。與現(xiàn)有的版圖級的防止閂鎖的方法相比，上述技術(shù)方案的電路結(jié)構(gòu)簡單，占據(jù)的 布局面積較小，同時也不會增加阱接觸；與現(xiàn)有的工藝級的防止閂鎖的方法相比，上述技術(shù) 方案也不會增加工藝的復雜度。


圖1是現(xiàn)有的一種布局級防止閂鎖的結(jié)構(gòu)示意圖；圖2是現(xiàn)有的一種工藝級防止閂鎖的結(jié)構(gòu)示意圖；圖3是本發(fā)明防止閂鎖的電路的一種實施方式示意圖；圖4是本發(fā)明防止閂鎖的電路的另一種實施方式示意圖；圖5是本發(fā)明防止閂鎖的電路的又一種實施方式示意圖；圖6是本發(fā)明防止閂鎖的電路的一個實施例示意圖；圖7是本發(fā)明防止閂鎖的電路的放電單元的一個實施例示意圖；圖8是本發(fā)明防止閂鎖的電路的放電單元的另一個實施例示意圖；圖9是本發(fā)明防止閂鎖的電路的另一個實施例示意圖。
具體實施例方式本發(fā)明實施方式提供了一種電路級的防止閂鎖的方法，在檢測到電源間產(chǎn)生大電 流時關(guān)閉電源至核心電路的通路，以此切斷電源對核心電路的供電路徑，這樣大電流就不 會流入核心電路，從而防止了因閂鎖效應(yīng)引起的大電流對核心電路的影響，避免核心電路 的器件受到損壞。本發(fā)明實施方式的防止閂鎖的電路包括電流檢測單元，檢測工作電源和接地電 源之間的電流；開關(guān)單元，由所述電流檢測單元控制，在所述電流檢測單元檢測到的電流超 過預(yù)定電流時，關(guān)閉所述工作電源和/或接地電源至核心電路的通路。所述核心電路為CMOS集成電路，其連接在工作電源和接地電源之間，由工作電源 和接地電源提供工作的電壓。電流檢測單元檢測工作電源和接地電源之間的電流可以是檢 測工作電源和核心電路之間的電流，也可以是檢測接地電源和核心電路之間的電流。所述預(yù)定電流根據(jù)實際情況而確定，通?？梢源笥诤诵碾娐氛９ぷ鲿r的瞬態(tài)最大電流，例如， 為核心電路正常工作時的瞬態(tài)最大電流的10倍。本發(fā)明防止閂鎖的電路的一種實施方式如圖3所示，包括電流檢測單元11和開關(guān) 單元21，其中，電流檢測單元11檢測工作電源VDD和核心電路10之間的電流，開關(guān)單元21 在電流檢測單元11檢測到的電流超過預(yù)定電流時，關(guān)閉工作電源VDD至核心電路10的通路。當核心電路10的寄生SCR被觸發(fā)(或者說，MOS晶體管的寄生三極管導通)，工作 電源VDD和接地電源GND之間產(chǎn)生大電流(超過預(yù)定電流)，其會從工作電源VDD經(jīng)過核心 電路10流向接地電源GND，電流檢測單元11檢測到此大電流時產(chǎn)生的控制信號CTl會觸發(fā) 開關(guān)單元21關(guān)閉工作電源VDD至核心電路10的通路，大電流在核心電路10的流通路徑被 切斷，這樣就防止了因閂鎖效應(yīng)引起的大電流對核心電路造成的影響甚至損壞。本實施方式防止閂鎖的電路還可以包括放電單元31，連接在工作電源VDD和接地 電源GND之間，在工作電源VDD和接地電源GND之間的電流超過預(yù)定電流時進行放電。放 電單元31在工作電源VDD和接地電源GND之間有大電流產(chǎn)生時可以有效地將大電流從工 作電源VDD (高電壓源)導引至接地電源GND (低電壓源)，以快速地旁路因閂鎖效應(yīng)引起的 大電流。在大電流產(chǎn)生，開關(guān)單元21關(guān)閉工作電源VDD至核心電路10的通路前，放電單元 31可以分流一部分大電流，這樣可以保護核心電路10不受大電流的沖擊而損壞。另外，當 有靜電放電現(xiàn)象發(fā)生時，放電單元31可以迅速導通，在工作電源VDD和接地電源GND之間 形成一個放電通路，進而可以進一步為其他核心電路提供靜電保護，使其免受靜電放電脈 沖的沖擊。本實施方式中，開關(guān)單元21在電流檢測單元11檢測到的電流未超過預(yù)定電流時， 開啟工作電源VDD至核心電路10的通路。例如，在工作電源VDD和接地電源GND之間的電 流恢復到正常狀態(tài)時，電流檢測單元21產(chǎn)生的控制信號會觸發(fā)開關(guān)單元21開啟工作電源 VDD至核心電路10的通路，使核心電路10恢復到正常工作狀態(tài)。在其他實施方式中，當工 作電源VDD和接地電源GND之間的電流恢復到正常狀態(tài)時，開關(guān)單元21也可以由其他具有 上述相同功能的電路觸發(fā)，以開啟工作電源VDD至核心電路10的通路。本發(fā)明防止閂鎖的電路的另一種實施方式如圖4所示，包括電流檢測單元12和開 關(guān)單元22。與圖3所示電路不同，本實施方式的電流檢測單元12檢測的是核心電路10和 接地電源GND之間的電流，開關(guān)單元22在電流檢測單元12檢測到的電流超過預(yù)定電流時， 關(guān)閉核心電路10至接地電源GND的通路。另外，開關(guān)單元22在電流檢測單元12檢測到的 電流未超過預(yù)定電流時，開啟核心電路10至接地電源GND的通路。當核心電路10的寄生SCR被觸發(fā)(或者說，MOS晶體管的寄生三極管導通)，工作 電源VDD和接地電源GND之間產(chǎn)生大電流(超過預(yù)定電流)，其會從工作電源VDD經(jīng)過核心 電路10流向接地電源GND，電流檢測單元12檢測到此大電流時產(chǎn)生的控制信號CT2會觸發(fā) 開關(guān)單元22關(guān)閉核心電路10至接地電源GND的通路，大電流在核心電路10的流通路徑被 切斷，這樣就防止了因閂鎖效應(yīng)引起的大電流對核心電路造成的影響甚至損壞。本發(fā)明防止閂鎖的電路的又一種實施方式如圖5所示，包括電流檢測單元13、第 一開關(guān)單元23和第二開關(guān)單元M。電流檢測單元13可以包括圖3所示的電流檢測單元 11和圖4所示的電流檢測單元12，對應(yīng)地，第一開關(guān)單元23可以與圖3所示的開關(guān)單元21相同，第二開關(guān)單元M可以與圖4所示的開關(guān)單元22相同。另外，在其他實施方式中，電流檢測單元也可以與圖3所示的電流檢測單元11相 同，對應(yīng)地，連接在工作電源VDD和核心電路10之間的第一開關(guān)單元由電流檢測單元11輸 出的控制信號CTl控制，連接在接地電源GND和核心電路10之間的第二開關(guān)單元由電流檢 測單元11輸出的控制信號CTl的反相信號控制；或者電流檢測單元13與圖4所示的電流 檢測單元12相同，對應(yīng)地，連接在工作電源VDD和核心電路10之間的第一開關(guān)單元由電流 檢測單元12輸出的控制信號CT2的反相信號控制，連接在接地電源GND和核心電路10之 間的第二開關(guān)單元由電流檢測單元12輸出的控制信號CT2控制。下面結(jié)合附圖和實施例對本發(fā)明實施方式進行進一步地詳細說明。本發(fā)明防止閂鎖的電路的一個實施例如圖6所示，其對應(yīng)于圖3所示實施方式的 電路。結(jié)合圖3和圖6，本實施例防止閂鎖的電路包括電流檢測單元11、開關(guān)單元21和放 電單元31。其中，電流檢測單元11連接在核心電路10的第二端B (接地的一端)和接地電 源GND之間，開關(guān)單元21連接在工作電源VDD和核心電路10的第一端A (接工作電壓的一 端)之間，放電單元31連接在工作電源VDD和接地電源GND之間。電流檢測單元11包括第一電阻R1、第一反相器hvl、第一晶體管麗1和第二晶體 管麗2，第一晶體管麗1和第二晶體管麗2為NMOS晶體管。第一電阻Rl的一端連接工作電 源VDD，另一端連接第一反相器hvl的輸入端和第二晶體管MN2的漏極；第一反相器hvl 的輸出端為電流檢測單元11的輸出端，即輸出的控制信號CTl ；第一晶體管麗1和第二晶 體管麗2的源極接接地電源GND ；第一晶體管麗1的柵極連接第二晶體管麗2的柵極、漏極， 并連接核心電路10的第二端B。第一晶體管MNl和第二晶體管MN2構(gòu)成電流鏡，電流鏡的 輸入電流，即核心電路10和接地電源GND之間的電流為第一晶體管麗1的漏源極電流；電 流鏡的輸出電流，即輸入電流的鏡像電流為第二晶體管MN2的漏源極電流。所述電流鏡的 輸出電流與輸入電流的比值為第二晶體管麗2的溝道寬長比與第一晶體管麗1的溝道寬長 比的比值。開關(guān)單元21包括開關(guān)晶體管MP3，開關(guān)晶體管MP3為PMOS晶體管，其柵極連接電 流檢測單元11的第一反相器hVl的輸出端(即由控制信號CTl控制)，源極連接工作電源 VDD，漏極連接核心電路10的第一端。本實施例的放電單元31可以是如圖7所示的靜電放電(ESD)電路，包括電容Ca、 第二電阻Ra和放電晶體管MN4，放電晶體管MN4為NMOS晶體管。電容Ca的一端連接工作 電源VDD，電容Ca的另一端連接第二電阻Ra的一端和放電晶體管MN4的柵極，第二電阻Ra 的另一端連接接地電源GND，放電晶體管MN4的漏極連接工作電源VDD、源極連接接地電源 GND。在正常工作狀態(tài)下，放電晶體管MN4的柵極電壓為低電平，關(guān)閉放電晶體管MN4。 在工作電源VDD和接地電源GND之間有大電流(發(fā)生閂鎖效應(yīng))或發(fā)生靜電放電現(xiàn)象時， 放電晶體管MN4的柵極電壓快速上升使得放電晶體管MN4的寄生三極管迅速開啟放電，將 大電流從工作電源VDD導引至接地電源GND?；谙嗨频墓ぷ髟?，放電單元31也可以是如圖8所示的靜電放電電路，包括電 容Cb、第二電阻Rb、第二反相器和放電晶體管MN4，放電晶體管MN4為NMOS晶體管。 電容Cb的一端連接接地電源GND，電容Cb的另一端連接第二電阻Rb的一端和第二反相器Inv3的輸入端，第二反相器的輸出端連接放電晶體管MN4的柵極，第二電阻Rb的另一 端連接工作電源VDD，放電晶體管MN4的漏極連接工作電源VDD、源極連接接地電源GND。放電單元31在工作電源VDD和接地電源GND間產(chǎn)生大電流時可以避免核心電路 受到大電流的沖擊而損壞。本實施例的放電單元31 (靜電放電電路)在閂鎖效應(yīng)或靜電放 電事件發(fā)生時，對核心電路10具有保護作用在閂鎖效應(yīng)發(fā)生時，工作電源VDD和接地電源GND間產(chǎn)生大電流，工作電源VDD至 核心電路10的通路還未關(guān)閉前，放電單元31可以分流部分大電流，減小了流經(jīng)核心電路10 的電流，以此降低核心電路10受到大電流的沖擊而損壞的可能性。在靜電放電事件發(fā)生時，工作電源VDD或接地電源GND上有靜電脈沖出現(xiàn)，放電單 元31可以迅速形成放電通路將很大的靜電放電電流泄放掉，以此保護核心電路10免受靜 電放電的沖擊而損壞。本發(fā)明防止閂鎖的電路的另一個實施例如圖9所示，其對應(yīng)于圖4所示實施方式 的電路。結(jié)合圖4和圖9，本實施例防止閂鎖的電路包括電流檢測單元12、開關(guān)單元22和 放電單元31。其中，電流檢測單元12連接在工作電源VDD和核心電路10的第一端A (接工 作電壓的一端)之間，開關(guān)單元22連接在核心電路10的第二端B(接地的一端)和接地電 源GND之間，放電單元31連接在工作電源VDD和接地電源GND之間。電流檢測單元12包括第一電阻R2、第一反相器hv2、第一晶體管MPl和第二晶體 管MP2，第一晶體管MPl和第二晶體管MP2為PMOS晶體管。第一電阻R2的一端連接接地電 源GND，另一端連接第一反相器的輸入端和第二晶體管MP2的漏極；第一反相器 的輸出端為電流檢測單元12的輸出端，即輸出的控制信號CT2 ；第一晶體管MPl和第二晶 體管MP2的源極接工作電源VDD ；第一晶體管MPl的柵極連接第二晶體管MP2的柵極、漏極， 并連接核心電路10的第一端A。第一晶體管MPl和第二晶體管MP2構(gòu)成電流鏡，電流鏡的 輸入電流，即工作電源VDD和核心電路10之間的電流為第一晶體管MPl的源漏極電流；電 流鏡的輸出電流，即輸入電流的鏡像電流為第二晶體管MP2的源漏極電流。所述電流鏡的 輸出電流與輸入電流的比值為第二晶體管MP2的溝道寬長比與第一晶體管MPl的溝道寬長 比的比值。開關(guān)單元22包括開關(guān)晶體管MN3，開關(guān)晶體管MN3為NMOS晶體管，其柵極連接電 流檢測單元12的第一反相器的輸出端(即由控制信號CT2控制)，源極連接接地電源 GND，漏極連接核心電路10的第二端B。圖6和圖9所示防止閂鎖的電路的工作原理相似，下面對圖9所示電路的工作原 理進行說明。在正常工作狀態(tài)下，流過第一電阻R2的電流非常小，因此，經(jīng)過第一電阻R2的壓 降非常小(可以忽略)，第一反相器輸出高電平，開啟開關(guān)晶體管麗3，核心電路10的 供電路徑處于開啟狀態(tài)。在閂鎖效應(yīng)發(fā)生時，工作電源VDD和接地電源GND之間產(chǎn)生大電流，此大電流從工 作電源VDD流經(jīng)第一晶體管MP1、核心電路10和開關(guān)晶體管麗3到接地電源GND，第一晶體 管MPl的大電流鏡像到第二晶體管MP2，使第一電阻Rl連接第二晶體管MP2的一端的電壓 快速增大，從而使得第一反相器輸出低電平，關(guān)閉開關(guān)晶體管MN3，由此關(guān)閉給核心電 路10的供電路徑。由于核心電路10的供電路徑被切斷，大電流不會流經(jīng)核心電路10，閂鎖效應(yīng)也隨之消除。在閂鎖效應(yīng)消除后，流過第一電阻R2的電流非常小，因此，經(jīng)過第一電阻R2的壓 降可以忽略，第一反相器輸出高電平，開啟開關(guān)晶體管MP3，使核心電路10恢復到正常 工作狀態(tài)。需要說明的是，本領(lǐng)域技術(shù)人員應(yīng)當了解，電流鏡的結(jié)構(gòu)并非以上述實施例所述 的結(jié)構(gòu)為限，而上述實施例的電流鏡的結(jié)構(gòu)最簡單。本發(fā)明實施例即是采用最簡單的電路 結(jié)構(gòu)來達到防止閂鎖的目的。綜上所述，上述技術(shù)方案通過電流鏡檢測電源間的電流，并通過電阻將檢測的電 流轉(zhuǎn)換為電壓，在檢測到電源間產(chǎn)生大電流(超過預(yù)定電流)時，轉(zhuǎn)換得到的電壓會關(guān)閉連 接在電源(工作電源和/或接地電源)和CMOS集成電路(核心電路)之間的開關(guān)晶體管， 即關(guān)閉電源至核心電路的通路，以此切斷電源對核心電路的電流路徑，這樣大電流就不會 流入核心電路，從而防止了因閂鎖效應(yīng)引起的大電流對核心電路的影響，避免核心電路的 器件受到損壞。另外，放電單元在電源間產(chǎn)生大電流時可以分流部分大電流，使流經(jīng)核心電路的 電流減小，因而可以避免核心電路受到大電流的沖擊而損壞。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保 護范圍應(yīng)當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種防止閂鎖的電路，其特征在于，包括電流鏡、第一電阻、第一反相器和開關(guān)晶 體管，其中，所述電流鏡，輸入工作電源和接地電源之間的電流，輸出鏡像電流；所述第一電阻連接在電源和所述電流鏡的輸出端之間；所述第一反相器的輸入端連接所述電流鏡的輸出端；所述開關(guān)晶體管連接在電源和核心電路之間，其柵極連接第一反相器的輸出端，源極 和漏極分別連接電源和核心電路。
2.根據(jù)權(quán)利要求1所述的防止閂鎖的電路，其特征在于，所述電流鏡包括第一晶體管 和第二晶體管，為PMOS晶體管，所述第一晶體管和第二晶體管的源極接工作電源，所述第一晶體管的柵極連接所述第 二晶體管的柵極和漏極，并連接核心電路接工作電壓的一端；所述第一電阻連接在接地電源和第二晶體管的漏極之間；所述第一反相器的輸入端連接所述第二晶體管的漏極；所述開關(guān)晶體管為NMOS晶體管，源極連接接地電源，漏極連接核心電路接地的一端。
3.根據(jù)權(quán)利要求1所述的防止閂鎖的電路，其特征在于，所述電流鏡包括第一晶體管 和第二晶體管，為NMOS晶體管，所述第一晶體管和第二晶體管的源極接接地電源，所述第一晶體管的柵極連接所述第 二晶體管的柵極和漏極，并連接核心電路接地的一端；所述第一電阻連接在工作電源和第二晶體管的漏極之間；所述開關(guān)晶體管為PMOS晶體管，其源極連接工作電源，漏極連接核心電路接工作電壓的一端。
4.根據(jù)權(quán)利要求1至3任一項所述的防止閂鎖的電路，其特征在于，還包括放電單 元，在所述工作電源和接地電源之間的電流超過預(yù)定電流時進行放電。
5.根據(jù)權(quán)利要求4所述的防止閂鎖的電路，其特征在于，所述放電單元包括電容、第 二電阻和放電晶體管，其中，電容的一端連接工作電源，另一端連接第二電阻的一端和放電 晶體管的柵極；第二電阻的另一端連接接地電源；放電晶體管的漏極連接工作電源，源極 連接接地電源。
6.根據(jù)權(quán)利要求4所述的防止閂鎖的電路，其特征在于，所述放電單元包括電容、第 二電阻、第二反相器和放電晶體管，其中，電容的一端連接接地電源，另一端連接第二電阻 的一端和第二反相器的輸入端；第二反相器的輸出端連接放電晶體管的柵極；第二電阻的 另一端連接工作電源；放電晶體管的漏極連接工作電源，源極連接接地電源。
全文摘要
一種防止閂鎖的電路，包括電流鏡、第一電阻、第一反相器和開關(guān)晶體管，其中，所述電流鏡，輸入工作電源和接地電源之間的電流，輸出鏡像電流；所述第一電阻連接在電源和所述電流鏡的輸出端之間；所述第一反相器的輸入端連接所述電流鏡的輸出端；所述開關(guān)晶體管連接在電源和核心電路之間，其柵極連接第一反相器的輸出端，源極和漏極分別連接電源和核心電路。所述防止閂鎖的電路可以防止CMOS集成電路受到閂鎖效應(yīng)的影響而損壞。
文檔編號H03K19/007GK102064815SQ20091019924
公開日2011年5月18日 申請日期2009年11月18日 優(yōu)先權(quán)日2009年11月18日
發(fā)明者單毅, 唐成瓊 申請人:上海宏力半導體制造有限公司