專利名稱：頻率綜合器及其選頻電路、選頻方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種頻率綜合器，尤其涉及一種頻率綜合器的選頻電路；此外，本發(fā)明 還涉及上述頻率綜合器選頻電路的選頻方法。
背景技術(shù)：
隨著射頻集成電路工藝技術(shù)的發(fā)展，CMOS工藝以其諸多優(yōu)點正逐步成為射頻集成 電路設(shè)計的首選工藝，在射頻電路中，無論是二次變頻結(jié)構(gòu)、零中頻結(jié)構(gòu)、低中頻結(jié)構(gòu)和高 中頻電路，混頻器頻率綜合器都是必不可少的電路之一。 按照頻率生成的架構(gòu)，常見的可以分為VC0工作在2倍需要的頻率上、工作在2/3 倍需要頻率上、直接工作在需要的頻率上3種。VC0工作頻率是所需要頻率的2/3上這種結(jié) 構(gòu)和另外兩種結(jié)構(gòu)想比，最大的優(yōu)勢是抗干擾能力。 1/3+2/3的高頻時鐘(LO)的生成結(jié)構(gòu)中，除了需要的時鐘信號，還會生成1/3L0的 無用信號，如果不做特殊的處理，可能會干擾混頻器的dc工作點并且在某些頻段的抗干擾 能力下降。 本發(fā)明介紹的重點是1/3所需頻率和2/3所需頻率在混頻時，產(chǎn)生所需要頻率和 1/3所需要頻率的濾波技術(shù)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種頻率綜合器的選頻電路，把濾波電路和 混頻電路結(jié)合到一起，對有用的信號放大，對無用的信號進(jìn)行壓制。
同時，本發(fā)明提供包括上述選頻電路的頻率綜合器。
另外，本發(fā)明還提供上述選頻電路的選頻方法。
為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案 —種頻率綜合器的選頻電路，該選頻電路包括電容C1、電容C2、電感L1、電感L2 ; 所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容C2的兩端分別連接電感L1、 電感L2的另一端；所述電容Cl的兩端分別連接混頻器，連接端點記作0UTP、 0UTN ;設(shè)定電 感和電容C2的值，使電路諧振在濾波的頻率上，0UTP和0UTN兩端的阻抗是電感的等效串聯(lián) 電阻，所述選頻電路為濾波電路；設(shè)定電容C1的值，使電路諧振在通帶的頻率上，此時OUTP 和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。 作為本發(fā)明的一種優(yōu)選方案，所述電容C1為多個電容的組合；所述電容C1包括電 容CCO、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端 均接地。 作為本發(fā)明的一種優(yōu)選方案，所述電容C2為多個電容的組合；所述電容C2包括電 容CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端 均接地。 —種頻率綜合器的選頻電路，該選頻電路為上選頻LC網(wǎng)絡(luò)，其包括電容C1、電容C2、電感L1、電感L2 ;所述電感L1、電感L2采用變壓器的結(jié)構(gòu)；所述電容C1為多個電容的 組合；所述電容Cl包括電容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)； 所述兩個電容CC2的一端均接地；所述電容C2為多個電容的組合；所述電容C2包括電容 CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均 接地；所述電容CCO的兩端分別連接電感L1、電感L2的一端；所述電容CC3的兩端分別連 接電感Ll、電感L2的另一端；所述電容CCO的兩端分別連接混頻器，連接端點記作OUTP、 OUTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電 感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容C1的值，使電路諧振在通帶的頻 率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
—種頻率綜合器，該頻率綜合器包括選頻電路、混頻電路；選頻電路包括電容Cl、 電容C2、電感L1、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容 C2的兩端分別連接電感L1、電感L2的另一端；同時電容C1的兩端分別連接混頻器，連接端 點記作0UTP、0UTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩 端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容C1的值，使電路諧 振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
作為本發(fā)明的一種優(yōu)選方案，所述電容C1為多個電容的組合；所述電容C1包括電 容CCO、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端 均接地。 作為本發(fā)明的一種優(yōu)選方案，所述電容C2為多個電容的組合；所述電容C2包括電 容CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端 均接地。 —種頻率綜合器，該頻率綜合器包括選頻電路、混頻電路；所述選頻電路包括電容 C1、電容C2、電感L1、電感L2 ;所述電容C1為多個電容的組合；所述電容C1包括電容CCO、 兩個并聯(lián)的電容CC2，電容CC0與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地； 所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1，電容CC3 與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地；所述電容CCO的兩端分別連接 電感Ll、電感L2的一端；所述電容CC3的兩端分別連接電感Ll、電感L2的另一端；所述電 容CCO的兩端分別連接混頻器，連接端點記作0UTP、0UTN ;設(shè)定電感和電容C2的值，使電路 諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾 波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并 聯(lián)諧振，所述選頻電路為放大電路。 —種頻率綜合器選頻電路的選頻方法，所述選頻電路包括電容Cl、電容C2、電感 L1、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容C2的兩端分別 連接電感Ll、電感L2的另一端；所述電容Cl的兩端分別連接混頻器，連接端點記作0UTP、 OUTN ;所述選頻方法包括如下步驟設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上， OUTP和0UTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容C1 的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路 為放大電路。 —種頻率綜合器選頻電路的選頻方法，所述選頻電路包括電容Cl、電容C2、電感Ll、電感L2 ;所述電容CI為多個電容的組合；所述電容CI包括電容CC0、兩個并聯(lián)的電容 CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地；所述電容C2為 多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電 容CC1并聯(lián)；所述兩個電容CC1的一端均接地；所述電容CCO的兩端分別連接電感Ll、電感 L2的一端；所述電容CC3的兩端分別連接電感L1、電感L2的另一端；所述電容CCO的兩端 分別連接混頻器，連接端點記作OUTP、 OUTN ;所述選頻方法包括如下步驟設(shè)定電感和電容 C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所 述選頻電路為濾波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN 兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。 本發(fā)明的有益效果在于本發(fā)明提出的頻率綜合器的選頻電路結(jié)構(gòu)簡單，僅使用 了變壓器結(jié)構(gòu)的電感和電容陣列；同時，本發(fā)明可實現(xiàn)復(fù)雜的功能，既實現(xiàn)了放大的功能， 又實現(xiàn)了濾波的功能。此外，本發(fā)明有較高的性能，由于采用的是LC無源網(wǎng)絡(luò)濾波，與有源 網(wǎng)絡(luò)濾波、RC濾波相比，額外引入的噪聲很小。本發(fā)明把1/3+2/3的濾波電路和混頻電路 結(jié)合到一起，對有用的信號放大，對無用的信號進(jìn)行壓制，并且能夠芯片集成。


圖1為混頻器的組成示意圖。 圖2為本發(fā)明選頻電路的原理圖。 圖3為圖2中選頻電路的第一等效電路圖。 圖4為圖2中選頻電路的第二等效電路圖。
具體實施例方式
下面結(jié)合附圖詳細(xì)說明本發(fā)明的優(yōu)選實施例。
實施例一 本實施例以介紹1/3所需頻率和2/3所需頻率混頻為例介紹本發(fā)明。本發(fā)明把 1/3+2/3的濾波電路和混頻電路結(jié)合到一起，對有用的信號放大，對無用的信號進(jìn)行濾波壓 制。 請參閱圖2至圖4，本發(fā)明揭示了一種頻率綜合器的選頻電路，該選頻電路包括電 容C1、電容C2、電感L1、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的一端；所 述電容C2的兩端分別連接電感L1、電感L2的另一端；所述電容C1的兩端分別連接混頻器， 連接端點記作0UTP、 OUTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和 0UTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容C1的值，使 電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大 電路。 本實施例中，請參閱圖2，所述電容C1為多個電容的組合；所述電容C1包括電容 CCO、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均 接地。所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1，電 容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地。在圖2的選頻電路中，Cl = CC0+CC2/2， C2 = CC3+CC1/2。電容C2與等效電阻R的并聯(lián)電路通過竄并轉(zhuǎn)化得到如圖4的等效電路 ; 2,(1 + 。及25. ,C2/)=(1 + 1/《C2)C2, ,&2c2KV 2p ，
i^=~/(l + e2C2) ,C2,=C2p/(l + l/^C2)。 下面以阻帶在0. 8GHz和通帶2. 4GHz舉例說明0UTP和OUTN的電抗
Z。ut = 1〃 j " o. 8(A) I I (j (2 " o. 8GL) +1〃 j " o. 8GC2s) +R2s) 當(dāng)j (2"0.8GL)+l/(j "0.8GC2s) " 0， Z。ut — 0 ;實現(xiàn)了對0. 8GHz的濾波功能。
而對于2. 4GHz的信號來說，兩個電感L和C2s的串聯(lián)電路看到的電抗如下
j (2 2 4GL) +1/ (j 2.4GG2s) = 3 j (2 0.8GU +1/3 1/ (j 0.8GG2s)
= 8/3 j (2 0 8GL) +1/3 [ j (2 0.8GL) +1/ (j 0.8GC2s)]
= j[2"。.8GL(8/9)] 其為一個電感，這個電感和C1諧振在2. 4GHz，此時實現(xiàn)了對2. 4GHz信號的放大功 能。 從圖3和圖4中可以看到電容C1和C2其實是實際電路中的若干個電容等效來的，
所以通過任何第3點能夠?qū)崿F(xiàn)電容Cl和C2功能的電容都在本專利的范圍之內(nèi)。 以上介紹了本發(fā)明頻率綜合器的選頻電路的組成及原理，本發(fā)明在揭示上述選頻
電路的同時，還揭示了該選頻電路的選頻方法。 該方法包括如下步驟 選頻電路作為濾波電路使用時設(shè)定電感和電容C2的值，使電路諧振在濾波的頻 率上，0UTP和0UTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；
選頻電路作為放大電路使用時設(shè)定電容C1的值，使電路諧振在通帶的頻率上， 此時0UTP和0UTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。 綜上所述，本發(fā)明提出的頻率綜合器的選頻電路結(jié)構(gòu)簡單，僅使用了變壓器結(jié)構(gòu) 的電感和電容陣列；同時，本發(fā)明可實現(xiàn)復(fù)雜的功能，既實現(xiàn)了放大的功能，又實現(xiàn)了濾波 的功能。此外，本發(fā)明有較高的性能，由于采用的是LC無源網(wǎng)絡(luò)濾波，與有源網(wǎng)絡(luò)濾波、RC 濾波相比，額外引入的噪聲很小。本發(fā)明把1/3+2/3的濾波電路和混頻電路結(jié)合到一起，對 有用的信號放大，對無用的信號進(jìn)行壓制，并且能夠芯片集成。
實施例二 圖1為本實施例中混頻器的結(jié)構(gòu)示意圖，其中，混頻器采用上選頻LC網(wǎng)絡(luò)做負(fù)載。
圖2為LC網(wǎng)絡(luò)的原理圖，圖3、圖4是圖2LC網(wǎng)絡(luò)的原理圖的等效電路圖。兩個電 感采用變壓器的結(jié)構(gòu)，既增加了電感的感值又減小了面積。 在圖2的選頻電路中，先選定L和C(CC3和CC1/2的并聯(lián))的值使之諧振在要濾波 的頻率(低頻)上，0UTP和OUTN兩端看到的阻抗是電感的等效串聯(lián)電阻，實現(xiàn)了濾波的功 能。在圖2的阻帶等效電路中的LC諧振電路，對于通帶而言，由于頻率變高，所以呈現(xiàn)電感 特性。這時，調(diào)整電容CC0， CC2的值(CC0+CC2/2)，使電路諧振在通帶的頻率上，此時0UTP 和0UTN兩端看到的是LC的并聯(lián)諧振，是放大電路。 從圖3和圖4中可以看到電容C1和C2其實是實際電路中的若干個電容等效來的， 所以通過任何第3點能夠?qū)崿F(xiàn)電容Cl和C2功能的電容都在本專利的范圍之內(nèi)。
實施例三
8
本實施例揭示了一種頻率綜合器，該頻率綜合器包括選頻電路、混頻電路。選頻電 路包括電容C1、電容C2、電感L1、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的 一端；所述電容C2的兩端分別連接電感L1、電感L2的另一端；同時電容C1的兩端分別連 接混頻器，連接端點記作0UTP、 0UTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率 上，0UTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容 Cl的值，使電路諧振在通帶的頻率上，此時0UTP和0UTN兩端是LC的并聯(lián)諧振，所述選頻電 路為放大電路。 作為本發(fā)明的一種實施方式，所述電容C1為多個電容的組合；所述電容C1包括電 容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端 均接地。所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1， 電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地。
這里本發(fā)明的描述和應(yīng)用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說實 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其它形式、結(jié)構(gòu)、布置、比例，以及用其它組件、 材料和部件來實現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露的實施例進(jìn) 行其它變形和改變。
權(quán)利要求
一種頻率綜合器的選頻電路，其特征在于，該選頻電路包括電容C1、電容C2、電感L1、電感L2；所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容C2的兩端分別連接電感L1、電感L2的另一端；所述電容C1的兩端分別連接混頻器，連接端點記作OUTP、OUTN；設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容C1的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
2. 根據(jù)權(quán)利要求1所述的頻率綜合器的選頻電路，其特征在于所述電容Cl為多個電容的組合；所述電容Cl包括電容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地。
3. 根據(jù)權(quán)利要求1所述的頻率綜合器的選頻電路，其特征在于所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地。
4. 一種頻率綜合器的選頻電路，其特征在于，該選頻電路為上選頻LC網(wǎng)絡(luò)，其包括電容Cl、電容C2、電感Ll、電感L2 ;所述電感L1、電感L2采用變壓器的結(jié)構(gòu)；所述電容C1為多個電容的組合；所述電容C1包括電容CC0、兩個并聯(lián)的電容CC2，電容CC0與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地；所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1 ，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地；所述電容CCO的兩端分別連接電感Ll、電感L2的一端；所述電容CC3的兩端分別連接電感L1、電感L2的另一端；所述電容CCO的兩端分別連接混頻器，連接端點記作0UTP、 0UTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，0UTP和0UTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時0UTP和0UTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
5. —種頻率綜合器，其特征在于，該頻率綜合器包括選頻電路、混頻電路；選頻電路包括電容Cl、電容C2、電感Ll、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容C2的兩端分別連接電感L1、電感L2的另一端；同時電容Cl的兩端分別連接混頻器，連接端點記作0UTP、 0UTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，0UTP和0UTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時0UTP和0UTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
6. 根據(jù)權(quán)利要求5所述的頻率綜合器，其特征在于所述電容CI為多個電容的組合；所述電容CI包括電容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地。
7. 根據(jù)權(quán)利要求5所述的頻率綜合器，其特征在于所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1，電容CC3與所述兩個電容CCl并聯(lián)；所述兩個電容CC1的一端均接地。
8. —種頻率綜合器，其特征在于，該頻率綜合器包括選頻電路、混頻電路；所述選頻電路包括電容Cl、電容C2、電感Ll、電感L2 ;所述電容C1為多個電容的組合；所述電容C1包括電容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地；所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CCl ，電容CC3與所述兩個電容CCl并聯(lián)；所述兩個電容CCl的一端均接地；所述電容CCO的兩端分別連接電感Ll、電感L2的一端；所述電容CC3的兩端分別連接電感L1、電感L2的另一端；所述電容CCO的兩端分別連接混頻器，連接端點記作OUTP、 OUTN ;設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
9. 一種頻率綜合器選頻電路的選頻方法，其特征在于，所述選頻電路包括電容C1、電容C2、電感L1、電感L2 ;所述電容C1的兩端分別連接電感L1、電感L2的一端；所述電容C2的兩端分別連接電感L1、電感L2的另一端；所述電容Cl的兩端分別連接混頻器，連接端點記作0UTP、 OUTN ;所述選頻方法包括如下步驟設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容Cl的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
10. —種頻率綜合器選頻電路的選頻方法，其特征在于，所述選頻電路包括電容C1、電容C2、電感L1、電感L2 ;所述電容C1為多個電容的組合；所述電容C1包括電容CC0、兩個并聯(lián)的電容CC2，電容CCO與所述兩個電容CC2并聯(lián)；所述兩個電容CC2的一端均接地；所述電容C2為多個電容的組合；所述電容C2包括電容CC3、兩個并聯(lián)的電容CC1 ，電容CC3與所述兩個電容CC1并聯(lián)；所述兩個電容CC1的一端均接地；所述電容CCO的兩端分別連接電感Ll、電感L2的一端；所述電容CC3的兩端分別連接電感L1、電感L2的另一端；所述電容CC0的兩端分別連接混頻器，連接端點記作OUTP、 OUTN ;所述選頻方法包括如下步驟設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，所述選頻電路為濾波電路；設(shè)定電容CI的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，所述選頻電路為放大電路。
全文摘要
本發(fā)明揭示了一種頻率綜合器及其選頻電路，選頻電路包括電容C1、電容C2、電感L1、電感L2；電容C1的兩端分別連接電感L1、電感L2的一端；電容C2的兩端分別連接電感L1、電感L2的另一端；電容C1的兩端分別連接混頻器，連接端點記作OUTP、OUTN；設(shè)定電感和電容C2的值，使電路諧振在濾波的頻率上，OUTP和OUTN兩端的阻抗是電感的等效串聯(lián)電阻，選頻電路為濾波電路；設(shè)定電容C1的值，使電路諧振在通帶的頻率上，此時OUTP和OUTN兩端是LC的并聯(lián)諧振，選頻電路為放大電路。本發(fā)明把1/3+2/3的濾波電路和混頻電路結(jié)合到一起，對有用的信號放大，對無用的信號進(jìn)行壓制，并且能夠芯片集成。
文檔編號H03H7/09GK101707474SQ200910198290
公開日2010年5月12日 申請日期2009年11月4日 優(yōu)先權(quán)日2009年11月4日
發(fā)明者劉瑞金, 迮德東 申請人:捷頂微電子(上海)有限公司