專利名稱：I/o驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)，特別涉及I/O驅(qū)動(dòng)電路。
背景技術(shù)：
在I/O驅(qū)動(dòng)電路的設(shè)計(jì)中，通常采用CMOS結(jié)構(gòu)。參照?qǐng)D1所示，現(xiàn)有技術(shù)的一種 基本的I/O驅(qū)動(dòng)電路包括PM0S管MPl及NMOS管MNl，所述PMOS管MPl的柵極的驅(qū)動(dòng)電壓 介于3. 3-VGSmax (最大柵源電壓)至3. 3V之間，源極接于電源線上，漏極接于所述NMOS管 麗1的漏極及焊盤10，所述NMOS管麗1的柵極的驅(qū)動(dòng)電壓介于0至VGSmax之間，源極接于 接地線上，電源線上通常加載3. 3V±10%的電壓。對(duì)于高速I/O來(lái)說(shuō)，其驅(qū)動(dòng)電路通常需要提供較大的輸出信號(hào)擺幅。并且，為減小 電磁干擾及噪聲，也需要對(duì)I/O驅(qū)動(dòng)電路輸出信號(hào)的壓擺率，即輸出信號(hào)的電壓上升/下降 時(shí)間進(jìn)行控制。有鑒于此，現(xiàn)有技術(shù)已提出了多種解決方案。例如，在“A Robust LoadInsensitive Pad Driver，，，Ahmad B. Dowlatabadi, IEEE Journal of Sol id StateCircuits,vol. 35,pages 660-665，April 2000 中就提及了一種壓擺率可控的 1/0 驅(qū) 動(dòng)電路。參照?qǐng)D2所示，所述壓擺率可控的1/0驅(qū)動(dòng)電路包括由PMOS管MP3及NMOS管 MN3構(gòu)成的基本1/0驅(qū)動(dòng)結(jié)構(gòu)，所述PMOS管MP3及NMOS管MN3的柵極連接于輸入Vin，所 述PMOS管MP3及NMOS管麗3的漏極連接于輸出Vout，所述輸出通常連接于焊盤上，所述 PMOS管MP3及NMOS管麗3的源極還各自連接有電流源。通過(guò)所述電流源對(duì)所述PMOS管 MP3及NMOS管麗3的源極的充電來(lái)達(dá)到控制輸出信號(hào)壓擺率的目的。然而，例如圖2所示的1/0驅(qū)動(dòng)電路中，壓擺率的控制受限于電流源的充電大小， 而對(duì)于結(jié)構(gòu)確定的電流源，其一般只能提供固定的充電電流。也就是說(shuō)，例如圖2所示的I/ 0驅(qū)動(dòng)電路僅能提供一個(gè)固定的壓擺率控制，其并不能根據(jù)實(shí)際1/0驅(qū)動(dòng)的需要而進(jìn)行靈 活地更改。

發(fā)明內(nèi)容
本發(fā)明解決現(xiàn)有技術(shù)1/0驅(qū)動(dòng)電路不能靈活根據(jù)實(shí)際1/0驅(qū)動(dòng)的需要而更改壓擺 率的控制。為解決上述問(wèn)題，本發(fā)明提供一種1/0驅(qū)動(dòng)電路，包括CMOS反相器及輸出緩沖器， 所述CMOS反相器經(jīng)由輸出緩沖器與焊盤相連，還包括控制電流生成單元，其具有雙輸出 端，分別連接于CMOS反相器中第一 PMOS管及第一 NMOS管的源極，所述控制電流生成單元 基于輸出時(shí)鐘頻率，產(chǎn)生所述第一 PMOS管及第一 NMOS管的源極控制電流并分別輸入所述 第一 PMOS管及第一 NMOS管的源極，所述源極控制電流的大小與輸出時(shí)鐘頻率的高低成正 比。與現(xiàn)有技術(shù)相比，上述1/0驅(qū)動(dòng)電路具有以下優(yōu)點(diǎn)基于輸出時(shí)鐘頻率產(chǎn)生第一 PMOS管及第一匪OS管的源極控制電流，從而經(jīng)由輸出緩沖器傳輸至焊盤的電流也能夠基于輸出時(shí)鐘頻率而改變。因此，應(yīng)用上述I/O驅(qū)動(dòng)電路就能夠基于不同的輸出時(shí)鐘頻率及 焊盤上的電容進(jìn)行靈活的壓擺率控制。


圖1是現(xiàn)有技術(shù)的一種基本的I/O驅(qū)動(dòng)電路圖；圖2是現(xiàn)有技術(shù)的一種壓擺率可控的I/O驅(qū)動(dòng)電路圖；圖3是本發(fā)明I/O驅(qū)動(dòng)電路的一種實(shí)施方式結(jié)構(gòu)圖；圖4是圖3所示I/O驅(qū)動(dòng)電路中的控制電流生成單元的一種結(jié)構(gòu)框圖；圖5是對(duì)應(yīng)圖4所示控制電流生成單元的一種實(shí)施例結(jié)構(gòu)圖。
具體實(shí)施例方式參照?qǐng)D3所示，本發(fā)明I/O驅(qū)動(dòng)電路的一種實(shí)施方式包括驅(qū)動(dòng)控制單元10，其輸入接收輸出數(shù)據(jù)及輸出時(shí)鐘頻率；由第一 PMOS管MPl、第一 NMOS管麗1構(gòu)成的CMOS反相器(圖未標(biāo))，其輸入連接 于驅(qū)動(dòng)控制單元10的輸出；控制電流生成單元11，其輸入接收輸出時(shí)鐘頻率，其輸出分別連接于所述PMOS管 MPl的源極、所述NMOS管麗1的源極，其基于輸出時(shí)鐘頻率，產(chǎn)生所述PMOS管MPl的源極控 制電流Ictrlp及NMOS管麗1的源極控制電流Ieteln，并分別輸入所述PMOS管MPl及NMOS 管麗1的源極，所述源極控制電流I。telp及I。teln的大小與輸出時(shí)鐘頻率高低成正比；輸出緩沖器12，其輸入連接于所述反相器的輸出，所述輸出緩沖器12的輸出連接 于焊盤13。其中，所述輸出緩沖器12為第二 PMOS管MP2，其柵極作為輸入端連接于所述反相 器的輸出，其源極連接于電源線VDD，其漏極作為輸出端連接于焊盤13。上述I/O驅(qū)動(dòng)電路的實(shí)施方式中，通過(guò)電流生成單元11生成的源極控制電流Irtrip 及I。teln，控制所述CMOS反相器輸出電壓信號(hào)的上升/下降時(shí)間，進(jìn)而控制所述輸出緩沖器 12傳輸至焊盤13的電流，從而最終控制焊盤13上電壓信號(hào)的壓擺率。由于所述源極控制電流I。telp及I。teln的大小與輸出時(shí)鐘頻率高低成正比，當(dāng)輸出 時(shí)鐘頻率較高時(shí)，所述源極控制電流I。telp及I。teln就較大，所述CMOS反相器輸出電壓信號(hào) 的上升/下降時(shí)間就較小，相應(yīng)經(jīng)由輸出緩沖器12傳輸至焊盤13的電流也較大，從而在焊 盤13上的電容相對(duì)固定時(shí)，焊盤13上電壓信號(hào)的壓擺率也較大。而當(dāng)輸出時(shí)鐘頻率較低 時(shí)，所述源極控制電流Irtrip及I。teln就較小，所述CMOS反相器輸出電壓信號(hào)的上升/下降 時(shí)間就較大，相應(yīng)經(jīng)由輸出緩沖器12傳輸至焊盤13的電流也較小，從而在焊盤13上的電 容相對(duì)固定時(shí)，焊盤13上電壓信號(hào)的壓擺率也較小。通過(guò)上述分析可以看到，上述I/O驅(qū)動(dòng)電路的實(shí)施方式可以實(shí)現(xiàn)壓擺率基于輸出 時(shí)鐘頻率的自動(dòng)調(diào)整。因此，上述I/O驅(qū)動(dòng)電路可以應(yīng)用于各種工作條件下的I/O引腳，即 其對(duì)與高頻或低頻條件下的I/O引腳均適用。并且，由于所述壓擺率能夠基于輸出時(shí)鐘頻率進(jìn)行自適應(yīng)調(diào)整，特別是在高頻工 作條件下，能夠有效減小焊盤上由于鍵合線上電感引起的噪聲干擾。具體地說(shuō)，鍵合線上具 有較大的寄生電感，流過(guò)電感的電流會(huì)產(chǎn)生感生電勢(shì)，其大小正比于所述電流的變化速率。并且，對(duì)應(yīng)于某一輸出時(shí)鐘頻率，都有適合其的電流變化速率范圍。當(dāng)實(shí)際流過(guò)電感的電流 的變化速率超出這一適合的速率范圍時(shí)，過(guò)大的感生電勢(shì)會(huì)疊加在輸出電壓上，造成輸出 電壓波動(dòng)，產(chǎn)生噪音。特別是在高頻工作條件下，所述電流變化速率過(guò)快引發(fā)的噪聲影響會(huì) 更嚴(yán)重。而上述的壓擺率控制實(shí)質(zhì)就是控制流過(guò)電感的電流變化速率，使其處于適合于當(dāng) 前輸出時(shí)鐘頻率的范圍內(nèi)，從而就可有效減小噪聲干擾。以下通過(guò)一種控制電流生成單元的可實(shí)現(xiàn)結(jié)構(gòu)對(duì)其功能進(jìn)一步說(shuō)明。參照?qǐng)D4所示，所述控制電流生成單元的一種可實(shí)現(xiàn)結(jié)構(gòu)可進(jìn)一步包括依次連 接的分頻器111、升壓泵112、分壓器113、電壓/電流轉(zhuǎn)換器114、第一電流鏡115、第二電 流鏡116及第三電流鏡117，其中，所述分頻器111接收輸出時(shí)鐘頻率，所述第二電流鏡116 及第三電流鏡117分別輸出PMOS管MPl的源極控制電流Ietelp及NMOS管麗1的源極控制 電流I。teln。其中，所述升壓泵112用于將輸出時(shí)鐘頻率轉(zhuǎn)換為直流電壓，而所述分頻器111 則是通過(guò)對(duì)輸出時(shí)鐘的分頻處理，提供給升壓泵12可有效轉(zhuǎn)換為直流電壓的頻率。所述分 壓器113用于產(chǎn)生適合電壓/電流轉(zhuǎn)換器114的控制電壓，其可視具體的電路需求而定，并 非必須。參照?qǐng)D5所示，所述升壓泵112為單級(jí)升壓泵，其包括柵、源相連的第二 NMOS管 MN2、第三NMOS管MN3，以及第一電容Cl、第二電容C2、第一電阻Rl。其中，第二 NMOS管MN2 的源極連接于接地線GND，第三NMOS管麗3的源極連接于第二 NMOS管麗2的漏極，第一電 容Cl的第一端連接于分頻器111的輸出，第二端連接于第二 NMOS管MN2的漏極，第二電容 C2及第一電阻Rl的第一端均并接于第三NMOS管麗3的漏極，第二端均并接于接地線GND。所述分壓器113包括第三電容C3及第四電容C4，其中，第三電容C3的第一端連 接于所述第三NMOS管麗3的漏極，第二端連接于第四電容C4的第一端，第四電容C4的第 二端連接于接地線GND。所述電壓/電流轉(zhuǎn)換器114包括第四NMOS管MN4及第二電阻R2，其中，第四NMOS 管MN4的柵極連接于第三電容C3的第二端，源極經(jīng)由第二電阻R2連接于接地線GND，漏極 連接于第一電流鏡115。所述第一電流鏡115包括第三PMOS管MP3、第四PMOS管MP4及第五NMOS管MN5， 其中，第三PMOS管MP3與第四PMOS管MP4構(gòu)成電流鏡結(jié)構(gòu)，第三PMOS管MP3的漏極連接 于第四NMOS管MN4的漏極，第四PMOS管MP4的漏極與第五NMOS管麗5的漏極相連，第五 NMOS管麗5的柵、源極相連，其源極連接于接地線GND。所述第一電流鏡115由第三PMOS 管MP3的柵極提供第一參考電壓Vkefp,由第五NMOS管MN5的柵極提供第二參考電壓VKEFN。所述第二電流鏡116包括第五PMOS管MP5及第六PMOS管MP6構(gòu)成的電流鏡結(jié)構(gòu)。 其中，第五PMOS管MP5及第六PMOS管MP6的柵極接收第一參考電壓VKEFP，所述第二電流鏡 116由第六PMOS管MP6的漏極提供第一 PMOS管MPl的源極控制電流I。trip。所述第三電流鏡117包括第六NMOS管MN6及第七NMOS管麗7構(gòu)成的電流鏡結(jié)構(gòu)。 其中，第六NMOS管MN6及第七NMOS管麗7的柵極接收第二參考電壓Vkefn，所述第三電流鏡 117由第七NMOS管麗7的漏極提供第一 NMOS管麗1的源極控制電流I。teln。結(jié)合圖3和圖5所示，通過(guò)圖5所示的控制電流生成單元的實(shí)施例結(jié)構(gòu)，基于輸 出時(shí)鐘頻率生成了源極控制電流Irtrip及I。teln。通過(guò)所述源極控制電流Irtrip及I。teln，控制 由第一 PMOS管MP1、第一 NMOS管麗1構(gòu)成的CMOS反相器的輸出電壓信號(hào)的上升/下降時(shí)間。當(dāng)輸出時(shí)鐘頻率越高時(shí)，根據(jù)前述分析可知，所述CMOS反相器的上升/下降時(shí)間就越 小，反映到所述CMOS反相器的輸出電壓信號(hào)波形上，該信號(hào)的波形從低電平到高電平或從 高電平到低電平的變化就越陡直。因此，當(dāng)所述CMOS反相器的輸出電壓急速?gòu)母唠娖降降?電平時(shí)，所述第二 PMOS管MP2也迅速開啟，其單位時(shí)間內(nèi)向焊盤13輸入的電流也較大。假 定第二 PMOS管MP2輸入焊盤13的電流為I。tel，焊盤13上的電容為Q，則此時(shí)焊盤13上的 電壓信號(hào)的壓擺率SR = I。tel/Q。因此，輸入焊盤13的電流Ietel越大，相應(yīng)壓擺率SR也越 大。并且，由于輸入焊盤13的電流Irtri較大是因?yàn)檩敵鰰r(shí)鐘頻率較高，由此可印證所述I/ 0驅(qū)動(dòng)電路在輸出時(shí)鐘頻率較高時(shí)，可以使得焊盤13上的電壓信號(hào)的壓擺率較大。同理可 印證，所述I/O驅(qū)動(dòng)電路在輸出時(shí)鐘頻率較低時(shí)，可以使得焊盤13上的電壓信號(hào)的壓擺率 較小。 雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種I/O驅(qū)動(dòng)電路，包括CMOS反相器及輸出緩沖器，所述CMOS反相器經(jīng)由輸出緩沖 器與焊盤相連，其特征在于，還包括控制電流生成單元，所述控制電流生成單元具有雙輸出 端，分別連接于CMOS反相器中第一 PMOS管及第一 NMOS管的源極，所述控制電流生成單元 基于輸出時(shí)鐘頻率，產(chǎn)生所述第一 PMOS管及第一 NMOS管的源極控制電流并分別輸入所述 第一 PMOS管及第一 NMOS管的源極，所述源極控制電流的大小與輸出時(shí)鐘頻率的高低成正 比。
2.如權(quán)利要求1所述的I/O驅(qū)動(dòng)電路，其特征在于，所述控制電流生成單元包括依次連 接的分頻器、升壓泵、分壓器、電壓/電流轉(zhuǎn)換器、第一電流鏡、第二電流鏡及第三電流鏡， 其中，所述分頻器接收輸出時(shí)鐘頻率，所述第二電流鏡及第三電流鏡分別輸出第一 PMOS管 的源極控制電流及第一 NMOS管的源極控制電流。
3.如權(quán)利要求2所述的I/O驅(qū)動(dòng)電路，其特征在于，所述升壓泵為單級(jí)升壓泵，其包 括柵、源相連的第二NMOS管、第三NMOS管，以及第一電容、第二電容、第一電阻，其中，第二 NMOS管的源極連接于接地線，第三NMOS管的源極連接于第二 NMOS管的漏極，第一電容的第 一端連接于分頻器的輸出，第二端連接于第二 NMOS管的漏極，第二電容及第一電阻的第一 端均并接于第三NMOS管的漏極，第二端均并接于接地線。
4.如權(quán)利要求2所述的I/O驅(qū)動(dòng)電路，其特征在于，所述分壓器包括第三電容及第四 電容，其中，第三電容的第一端連接于所述第三NMOS管的漏極，第二端連接于第四電容的 第一端，第四電容的第二端連接于接地線。
5.如權(quán)利要求2所述的I/O驅(qū)動(dòng)電路，其特征在于，所述電壓/電流轉(zhuǎn)換器包括第四 NMOS管及第二電阻，其中，第四NMOS管的柵極連接于第三電容的第二端，源極經(jīng)由第二電 阻連接于接地線，漏極連接于第一電流鏡。
6.如權(quán)利要求5所述的I/O驅(qū)動(dòng)電路，其特征在于，所述第一電流鏡包括第三PMOS 管、第四PMOS管及第五NMOS管，其中，第三PMOS管與第四PMOS管構(gòu)成電流鏡結(jié)構(gòu)，第三 PMOS管的漏極連接于第四NMOS管的漏極，第四PMOS管的漏極與第五NMOS管的漏極相連， 第五NMOS管的柵、源極相連，其源極連接于接地線，所述第一電流鏡由第三PMOS管的柵極 提供第一參考電壓，由第五NMOS管MN5的柵極提供第二參考電壓。
7.如權(quán)利要求6所述的I/O驅(qū)動(dòng)電路，其特征在于，所述第二電流鏡包括第五PMOS管 及第六PMOS管構(gòu)成的電流鏡結(jié)構(gòu)，其中，第五PMOS管及第六PMOS管的柵極接收第一參考 電壓，所述第二電流鏡由第六PMOS管的漏極提供第一 PMOS管的源極控制電流。
8.如權(quán)利要求6所述的I/O驅(qū)動(dòng)電路，其特征在于，所述第三電流鏡包括第六NMOS管 及第七NMOS管構(gòu)成的電流鏡結(jié)構(gòu)，其中，第六NMOS管及第七NMOS管的柵極接收第二參考 電壓，所述第三電流鏡由第七NMOS管的漏極提供第一 NMOS管的源極控制電流。
全文摘要
一種I/O驅(qū)動(dòng)電路，包括CMOS反相器及輸出緩沖器，所述CMOS反相器經(jīng)由輸出緩沖器與焊盤相連，還包括控制電流生成單元，所述控制電流生成單元具有雙輸出端，分別連接于CMOS反相器中第一PMOS管及第一NMOS管的源極，所述控制電流生成單元基于輸出時(shí)鐘頻率，產(chǎn)生所述第一PMOS管及第一NMOS管的源極控制電流并分別輸入所述第一PMOS管及第一NMOS管的源極，所述源極控制電流的大小與輸出時(shí)鐘頻率的高低成正比。應(yīng)用上述I/O驅(qū)動(dòng)電路能夠基于不同的輸出時(shí)鐘頻率及焊盤上的電容進(jìn)行靈活的壓擺率控制。
文檔編號(hào)H03K19/0185GK102064817SQ20091019924
公開日2011年5月18日 申請(qǐng)日期2009年11月18日 優(yōu)先權(quán)日2009年11月18日
發(fā)明者何軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司