專利名稱：軌至軌ab類放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種運(yùn)算放大器，更具體地，涉及一種軌至軌(rail-to-rail) AB類(class)放大器。
背景技術(shù)：
放大器放大從轉(zhuǎn)換器或輸入源所接收的信號，然后向輸出裝置或另一放 大級輸出放大過的信號。當(dāng)輸入信號電平很低時，通常要求充分地放大輸入 信號，以操作輸出裝置。通常，廣泛地使用通過CMOS晶體管實現(xiàn)的推挽式 放大器電路。廣泛地用于音頻放大器的放大器電路分為兩類模擬放大器電 路和數(shù)字放大器電路。A類放大器、B類放大器和AB類放大器是模擬放大器。D類放大器是 數(shù)字放大器。對于音頻應(yīng)用，因為模擬放大器的高線性比數(shù)字放大器的高效 率更重要，所以模擬放大器被更廣泛地使用。最近，具有高線性的A類放大器、B類放大器和AB類放大器已被用于音頻放大器。然而，當(dāng)將那些模擬放大器實現(xiàn)為高功率輸出放大器時，可能 增加功率損耗。即，模擬放大器具有高線性，但是效率差。具有那些特性的代表模擬放 大器是A類放大器。A類放大器具有大于最大輸出的功率損耗，因此，A類 放大器的效率不高于大約2 0 % 。為了消除這個問題，通過為了減少功率損耗而耦接兩個晶體管作為射級 跟隨器(emitter follower)來使用推挽式B類放大器。但是，即使推挽式B 類^L大器具有相對高的效率，它也生成交迭失真。
此外，在B類放大器中的兩個晶體管交替地導(dǎo)通/關(guān)斷。當(dāng)小電流流過晶 體管時，可迅速地切換開/關(guān)狀態(tài)。但是，當(dāng)大電流流過晶體管時，難以迅速 地切換開/關(guān)狀態(tài)。因此，由于難以獲得迅速切換操作，所以流過晶體管的大 電流可能引起例如整個諧波失真的噪聲。具有A類放大器和B類放大器兩者的特性的AB類放大器具有一些流過 晶體管的電流量。流動電流量小于在A類放大器中流過的電流量并且大于在 B類放大器中流過的電流量。因此，由于增加了偏置電流，AB類放大器的特性變?yōu)榕cA類放大器的 特性相似。另一方面，較小的偏置電流引起AB類放大器的特性與B類放大 器的特性更相似。美國專利第5311145號公開了為AB類輸出提供偏置電流的浮動電流源。 因為浮動電流源和AB放大器中的偏置電路具有相同的結(jié)構(gòu)，所以通過浮動 電流源最大補(bǔ)償電源電壓的相依性(dependency)。但是，因為半導(dǎo)體處理的 電平收縮，由于放大器中的每個晶體管的較差阻抗特性而難以獲得足夠的增 益。更具體地，當(dāng)作為緩沖器操作放大器時，在高分辨率系統(tǒng)中可能發(fā)生錯 誤。美國專利第6150883號公開了使用增益增強(qiáng)電路的放大器，使得通過使 用增強(qiáng)電路可放大輸出阻抗，以獲得高增益。但是，因為渥爾曼放大器 (cascode)結(jié)構(gòu)使用流過額外放大器的每個支路的電流，所以總增益難以控 制。也就是，由于采用渥爾曼放大器結(jié)構(gòu)的放大器不具有額外的電流源，所 以難以控制總增益。發(fā)明內(nèi)容因此，提供本發(fā)明的示例性實施例以基本消除由于現(xiàn)有技術(shù)的局限和缺 點所造成的 一個或多個問題。本發(fā)明的示例性實施例提供了能夠有效地控制總增益并且提高輸出阻抗 的軌至軌AB類放大器。在本發(fā)明的示例性實施例中，軌至軌AB類放大器包括輸入電路、第 一電流加法器電路、第二電流加法器電路、浮動電流源、控制電路和輸出電 路。輸入電路包括第一輸入PMOS晶體管、第二輸入PMOS晶體管、第一輸 入NMOS晶體管和第二輸入NMOS晶體管，將第一輸入PMOS晶體管、第 二輸入PMOS晶體管、第一輸入NMOS晶體管、和第二輸入NMOS晶體管 的每個構(gòu)造為交迭渥爾曼放大器電路。輸入電路將第一輸入信號和第二輸入 信號之間的電壓差轉(zhuǎn)換為相應(yīng)電流。第 一 電流加法器電路包括第 一 渥爾曼放 大器PMOS晶體管、第二渥爾曼放大器PMOS晶體管、耦接到第二渥爾曼放 大器PMOS晶體管的源極的第一電平移位器、以及第一增強(qiáng)放大器。第一增 強(qiáng);^文大器接收第一偏壓和第一電平移位器的輸出。第一增強(qiáng)^L大器將增強(qiáng)的 輸出信號輸出到第二渥爾曼放大器PMOS晶體管的柵極。第一渥爾曼放大器 PMOS晶體管具有耦接到第一輸入NMOS晶體管的漏極的源極。第二渥爾曼 放大器PMOS晶體具有耦接到第二輸入NMOS晶體管的漏極的源極。第一電 流加法器電路將第一輸入NMOS晶體管的漏極電流和第二輸入NMOS晶體 管的漏極電流相加。第 一 電流加法器電路將相加的電流輸出到第二渥爾曼放 大器PMOS晶體管的漏極。第二電流加法器電路包括第一渥爾曼放大器 NMOS晶體管、第二渥爾曼放大器NMOS晶體管、耦接到第二渥爾曼放大器 NMOS晶體管的源極的第二電平移位器、以及第二增強(qiáng)放大器。第二增強(qiáng)放 大器接收第二偏壓和第二電平移位器的輸出。第二增強(qiáng)放大器將增強(qiáng)的輸出 信號輸出到第二渥爾曼放大器NMOS晶體管的柵極。第一渥爾曼放大器 NMOS晶體管具有耦接到第一輸入PMOS晶體管的漏極的源極。第二渥爾曼 放大器NMOS晶體具有耦接到第二輸入PMOS晶體管的漏極的源極。第一電 流加法器電路將第一輸入PMOS晶體管的漏極電流和第二輸入PMOS晶體管 的漏極電流相加。第 一電流加法器電路將相加的電流輸出到第二渥爾曼放大 器NMOS晶體管的漏極。浮動電流源耦接在第一渥爾曼放大器PMOS晶體管 的漏極和第一渥爾曼放大器NMOS晶體管的漏極之間。浮動電流源控制第一 電流加法器電路和第二電流加法器電路的偏置電流。控制電路耦接在第二渥 爾曼放大器PMOS晶體管的漏極和第二渥爾曼放大器NMOS晶體管的漏極之 間?？刂齐娐房刂频诙谞柭糯笃鱌MOS晶體管的漏極的電壓電平和第二 渥爾曼放大器NMOS晶體管的電壓電平。輸出電路耦接到第二渥爾曼放大器 PMOS晶體管的漏極和第二NMOS晶體管的漏極。輸入電路還可包括第 一 電流源和第二電流源。第 一 電流源可耦接到電源 電壓。第一電流源可向第一輸入NMOS晶體管和第二輸入NMOS晶體管提 供電流。第二電流源可耦接到地電壓。第二電流源可向第一輸入PMOS晶體 管和第二輸入PMOS晶體管提供電流。
第一電流加法器電路還可包括第一PMOS晶體管和第二PMOS晶體管。 第一PMOS晶體管可具有耦接到電源電壓的源極、耦接到第一渥爾曼放大器 PMOS晶體管的漏極的柵極、以及耦接到第一輸入NMOS晶體管的漏極的漏 極。第二PMOS晶體管可具有耦接到電源電壓的源極、耦接到第一PMOS晶 體管的柵極的柵極、以及耦接到第二輸入NMOS晶體管的漏極的漏極。第一 電平移位器可包括第三PMOS晶體管和第一電流源。第三PMOS晶體管可具 有耦接到第二渥爾曼放大器PMOS晶體管的源極的源極。第三PMOS晶體管 是二極管連接的。第一電流源可耦接在地電壓和第三PMOS晶體管之間。第 一電流源可向第三PMOS晶體管提供電流。第一增強(qiáng)放大器可包括第一增強(qiáng) 晶體管、第二增強(qiáng)晶體管、第三增強(qiáng)晶體管、第四增強(qiáng)晶體管和第五增強(qiáng)晶 體管。第一增強(qiáng)晶體管可提供恒定電流，第一增強(qiáng)晶體管可具有耦接到電源 電壓的源極和耦接到第一PMOS晶體管的柵極的柵極。第二增強(qiáng)晶體管可具 有耦接到第一增強(qiáng)晶體管的漏極的源極，以及用于接收第一偏壓的柵極。第 三增強(qiáng)晶體管可具有耦接到第 一增強(qiáng)晶體管的漏極的源極，以及耦接到第三 PMOS晶體管的漏極的柵極。第四增強(qiáng)晶體管可耦接在第二增強(qiáng)晶體管和地 電壓之間。第四增強(qiáng)晶體管可以是二極管連接的。第五增強(qiáng)晶體管可具有耦 接到第三增強(qiáng)晶體管的漏極的漏極、耦接到第四增強(qiáng)晶體管的柵極和耦接到 地電壓的源極。第一、第二和第三增強(qiáng)晶體管的每個可相應(yīng)于PMOS晶體管， 并且第四和第五增強(qiáng)晶體管的每個可相應(yīng)于NMOS晶體管。第二電流加法器電路還可包含'.第一 NMOS晶體管和第二 NMOS晶體 管。第一NMOS晶體管可具有耦接到地電壓的源極、耦接到第一渥爾曼放大 器NMOS晶體管的漏極的柵極、以及耦接到第一輸入PMOS晶體管的漏極的 漏極。第二 NMOS晶體管可具有耦接到地電壓的源極、耦接到第一 NMOS 晶體管的柵極的柵極、以及耦接到第二輸入PMOS晶體管的漏極的漏極。第 二電平移位器可包括第三NMOS晶體管和第二電流源。第三NMOS晶體管 可具有耦接到第二渥爾曼放大器NMOS晶體管的源極的源極，第三PMOS晶 體管是二極管連接的。第二電流源可耦接在電源電壓和第三NMOS晶體管之 間。第二電流源可向第三NMOS晶體管提供電流。第二增強(qiáng)放大器可包括第 一增強(qiáng)晶體管、第二增強(qiáng)晶體管、第三增強(qiáng)晶體管、第四增強(qiáng)晶體管和第五 增強(qiáng)晶體管。第一增強(qiáng)晶體管可提供恒定電流。第一增強(qiáng)晶體管可具有耦接 到地電壓的源極和耦接到第一NMOS晶體管的柵極的柵極。第二增強(qiáng)晶體管 可具有耦接到第一增強(qiáng)晶體管的漏極的源極，以及用于接收第一偏壓的柵極。 第三增強(qiáng)晶體管可具有耦接到第 一增強(qiáng)晶體管的漏極的源極，以及耦接到第三NMOS晶體管的漏極的柵極。第四增強(qiáng)晶體管可耦接在第二增強(qiáng)晶體管和 電源電壓之間。第四增強(qiáng)晶體管可以是二極管連接的。第五增強(qiáng)晶體管可具 有耦接到第三增強(qiáng)晶體管的漏極的漏極、耦接到第四增強(qiáng)晶體管的柵極和耦 接到電源電壓的源極。第一、第二和第三增強(qiáng)晶體管的每個可相應(yīng)于NMOS 晶體管，并且第四和第五增強(qiáng)晶體管的每個可相應(yīng)于PMOS晶體管。輸出電路可包括第 一輸出晶體管和第二輸出晶體管。第 一輸出晶體管可 具有耦接到電源電壓的源極、耦接到第二渥爾曼放大器PMOS晶體管的漏極 的柵極、以及耦接到輸出端的漏極。第二輸出晶體管可具有耦接到輸出端的 漏極、耦接到第二渥爾曼放大器NMOS晶體管的漏極的柵極、以及耦接到地 電壓的源極。第一輸出晶體管可相應(yīng)于PMOS晶體管。第二輸出晶體管可相 應(yīng)于NMOS晶體管。輸出電路還可包括第一電容器和第二電容器。第一電容 器可耦接在第二渥爾曼放大器PMOS晶體管的漏極和輸出端之間。第二電容 器可耦接在第二渥爾曼放大器NMOS晶體管的漏極和輸出端之間。輸出電路 還包括第 一支路和第二支路。第 一支路可包括在電源電壓和地電壓之間的第 一電流源和串聯(lián)耦接到第 一電流源的第一二極管。第二支路可包括在電源電 壓和地電壓之間的第二電流源和串聯(lián)耦接到第二電流源的第二二極管。第一 二極管可相應(yīng)于二極管連接的NMOS晶體管。第二二極管可相應(yīng)于二極管連 接的PMOS晶體管。浮動電流源包括第 一浮動晶體管和第二浮動晶體管。第 一浮動晶體管可 耦接在第一渥爾曼放大器PMOS晶體管的漏極和第 一渥爾曼放大器NMOS晶 體管的漏極之間。第 一浮動晶體管可具有用于接收第 一 電流源和第一二極管 之間的耦接節(jié)點的電壓的柵極。第二浮動晶體管可耦接在第 一 渥爾曼放大器 PMOS晶體管的漏極和第一渥爾曼放大器NMOS晶體管的漏極之間。第二浮 動晶體管具有用于接收在第二電流源和第二二極管之間的耦接節(jié)點的電壓的 柵極。第一浮動晶體管可相應(yīng)于PMOS晶體管。第二浮動晶體管可相應(yīng)于 NMOS晶體管?？刂齐娐房砂ǖ谝豢刂凭w管和第二控制晶體管。第一控制晶體管可 耦接在第二渥爾曼放大器PMOS晶體管的漏極和第二渥爾曼放大器NMOS晶 體管的漏極之間。第一控制晶體管可具有用于接收第 一電流源和第一二極管 之間的耦接節(jié)點的電壓的柵極。第二控制晶體管可耦接在第二渥爾曼放大器PMOS晶體管的漏極和第二渥爾曼放大器NMOS晶體管的漏極之間。第二控 制晶體管可具有用于接收在第二電流源和第二二極管之間的耦接節(jié)點的電壓 的柵極。第一控制晶體管可相應(yīng)于PMOS晶體管，而第二控制晶體管可相應(yīng) 于NMOS晶體管。


從下面結(jié)合附圖的描述中，將更詳細(xì)地理解本發(fā)明的示例性實施例。圖2是圖解根據(jù)本發(fā)明的示例性實施例的軌至軌AB類放大器的電路圖。 圖3是圖解根據(jù)本發(fā)明的示例性實施例的軌至軌AB類放大器的電路圖。
具體實施方式
現(xiàn)在將參考示出了本發(fā)明的示例性實施例的附圖更詳細(xì)地描述本發(fā)明的 示例性實施例。但是，本發(fā)明可以以許多不同的形式實現(xiàn)，并且不應(yīng)解釋為 限于在此闡述的示例性實施例。然而，提供這些示例性實施例，使得此公開此申請，同樣的附圖標(biāo)記指示同樣的元件。圖1是圖解根據(jù)本發(fā)明的示例性實施例的軌至軌AB類放大器的框圖。參考圖1，軌至軌AB類放大器包括輸入電路IO、第一加法器電路20、 第二加法器電路30、浮動電流源40、控制電路50和輸出電路60。輸入電路10耦接在電源電壓VDD和地電壓VSS之間。輸入電路10可 將第 一輸入信號Vinp和第二輸入信號Vinn之間的電壓差轉(zhuǎn)換為電流。第一電流加法器電路20耦接到電源電壓VDD、浮動電流源40以及控制 電路50。第一電流加法器電路20可接收第一電流lnl和第二電流ln2，并且 將第一電流lnl和第二電流ln2相加?？赏ㄟ^外部提供的第一偏壓VB1來對 第 一 電流加法器電路20施加偏壓。第二電流加法器電路30耦接在浮動電流源40、控制電路50以及地電壓 VSS之間。第二電流加法器電路30可接收第三電流lpl和第四電流lp2,并 且將第三電流lpl和第四電流lp2相加。可通過外部提供的第二偏壓VB2對 第二電流加法器電路40施加偏壓。
浮動電流源40耦接在第一電流加法器電路20和第二電流加法器電路30 之間。浮動電流源40可控制用于第一和第二電流加法器電路20和30的偏置 電流?？刂齐娐?0耦接在第一電流加法器電路20和第二電流加法器電路30 之間?？刂齐娐?0可控制第一電流加法器電路20和第二電流加法器電路30 的電壓電平。輸出電路60耦接在電源電壓VDD和地電壓VSS之間。輸出電路60可 耦接到第一電流加法器電^各20和第二電流加法器電路30的輸出級，并且可 通過控制電路50來控制。參考圖2,軌至軌AB類放大器可包括輸入電路10、第一電流加法器電 路20、第二電流加法器電路30、浮動電流源40、控制電路50和輸出電路60。輸入電路10包括第一電流源ll、第一差分放大器電路12、第二差分放 大器14和第二電流源12。第一差分放大器電路12可包括第一輸入NMOS晶體管MNl和第二輸入 NMOS晶體管MN2。第二差分放大器14可包括第一輸入PMOS晶體管MP1 和第二輸入PMOS晶體管MP2。第一差分放大器電路12和第二差分放大器 14可形成軌至軌輸入級，并且可接收具有接近地電壓VSS和電源電壓VDD 之間的電壓差的范圍的最大(full)擺動輸入電壓。第一電流源11耦接到地電壓VSS，并且可將恒定電流提供到第一差分放 大器電路12。第一電流源11耦接在第一差分放大器電路12和地電壓VSS之間。第一 差分放大器電路12將第一輸入信號Vinp和第二輸入信號Vinn之間的電壓差 轉(zhuǎn)換為電流，并且將轉(zhuǎn)換的電流輸出到第一差分輸出端lnl和第二差分輸出 端ln2。第二電流源12耦接到電源電壓VDD，并且可將恒定電流提供到第二差 分放大器電路14。第二電流源12耦接在第二差分放大器電路14和電源電壓VDD之間。第 二差分放大器電路14將第一輸入信號Vinp和第二輸入信號Vinn之間的電壓 差轉(zhuǎn)換為電流，并且將轉(zhuǎn)換的電流輸出到第三差分輸出端lpl和第四差分輸 出端lp2。
輸入電路10使得運(yùn)算放大器能夠執(zhí)行軌至軌操作。也就是，輸入電路 10的輸入公共模式電壓范圍可以是在正電源電壓軌和負(fù)電源電壓軌之間的全 部范圍。第一電流加法器電路20可耦接到電源電壓VDD，而第二加法器電路30 可耦接到地電壓VSS。第一電流加法器電路20耦接到第一差分放大器電路12的第一輸出端lnl 和第二輸出端ln2,并且第 一 電流加法器電路20將從第 一差分放大器12提供 的電流4目力口。第一電流加法器電路20可包括第一PMOS晶體管MP3、第二PMOS晶 體管MP5、第三PMOS晶體管MP7、第一渥爾曼放大器(cascode) PMOS 晶體管MP4、第二PMOS晶體管MP6、第一增強(qiáng)放大器25和第三電流源13。第一 PMOS晶體管MP3和第一渥爾曼放大器PMOS晶體管MP4被串聯(lián) 連接在電源電壓VDD和第一節(jié)點Nl之間。第一PMOS晶體管MP3的源極 耦接到電源電壓VDD。第一 PMOS晶體管MP3的柵極耦接到第 一節(jié)點Nl 。 第一PMOS晶體管MP3的漏極耦接到第一差分輸出端lnl。第一渥爾曼放大 器PMOS晶體管MP4的源極耦接到第一差分輸出端lnl。第一渥爾曼放大器 PMOS晶體管MP4的柵極接收第一偏壓VB1。第一渥爾曼放大器PMOS晶 體管MP4的漏極耦接到第一節(jié)點Nl。第二 PMOS晶體管MP5的源極耦接到電源電壓VDD。第二 PMOS晶體 管MP5的漏極耦接到第二差分輸出端ln2。第一 PMOS晶體管MP3的柵極耦 接到第一 PMOS晶體管MP3的柵極和第一節(jié)點Nl。第二渥爾曼放大器PMOS晶體管MP6的源極耦接到第二差分輸出端 ln2。第二渥爾曼放大器PMOS晶體管MP6的柵極耦接到第一增強(qiáng)放大器25 的輸出極。第二渥爾曼放大器PMOS晶體管MP6的漏極耦接到第三節(jié)點N3。第三PMOS晶體管MP7是二極管連接的。第三PMOS晶體管MP7的源 極耦接到第二渥爾曼放大器PMOS晶體管MP6的源極。第三PMOS晶體管 MP7的漏極耦接到第三電流源13。第一增強(qiáng);^欠大器25的正輸入端接收第一偏壓VB1，而第一增強(qiáng);^文大器 25的負(fù)輸入端耦接到第三PMOS晶體管MP7的柵極。第三電流源13耦接到地電壓VSS，并且第三電流源13可將恒定電流提 供到第三PMOS晶體管MP7。第三PMOS晶體管MP7和第三電流源可形成
第一電平移位器(level shifter )。第二電流加法器電路30耦接到第二差分放大器電路14的第三輸出端lpl 和第四輸出端lp2,并且第二電流加法器電路30將從第二差分放大器14提供 的電流相力口。第二電流加法器電路30可包括第一渥爾曼放大器NMOS晶體管MN4、 第二 NMOS晶體管MN6、第一 NMOS晶體管MP3 、第二 NMOS晶體管MP5 、 第三NMOS晶體管MN7、第二增強(qiáng)放大器35和第四電流源14。第一NMOS晶體管MN3和第一渥爾曼放大器NMOS晶體管MN4被串 聯(lián)連接在地電壓VSS和第二節(jié)點N2之間。第一 NMOS晶體管MN3的源極 耦接到地電壓VSS。第一NMOS晶體管MN3的柵極耦4妻到第二節(jié)點N2。第 一NMOS晶體管MN3的漏極耦接到第三差分輸出端lpl。第一渥爾曼放大器 NMOS晶體管MN4的源極耦接到第三差分輸出端lpl。第一渥爾曼放大器 NMOS晶體管MN4的柵極接收第二偏壓VB2。第一渥爾曼放大器NMOS晶 體管MN4的漏極耦接到第二節(jié)點N2。第二NMOS晶體管MN5的源極耦接到地電壓VSS。第二NMOS晶體管 MN5的漏極耦接到第四差分輸出端lp2。第一 NMOS晶體管MN3的柵極耦 接到第一NMOS晶體管MN3的柵極和第二節(jié)點N2。第二渥爾曼放大器NMOS晶體管MN6的源極耦接到第四差分輸出端 lp2。第二渥爾曼放大器NMOS晶體管MN6的柵極耦接到第二增強(qiáng)放大器35 的輸出極。第二渥爾曼放大器NMOS晶體管MN6的漏極耦接到第四節(jié)點N4。第三NMOS晶體管MN7是二極管連接的。第三NMOS晶體管MN7的 源極耦接到第四差分輸出端lp2。第三NMOS晶體管MN7的漏極耦接到第四 電流源14。第二增強(qiáng)放大器35的正輸入端接收第二偏壓VB2。第二增強(qiáng)放大器35 的負(fù)輸入端耦接到第三NMOS晶體管MN7的柵極。第四電流源14耦接到電源電壓VDD,并且第四電流源14可將恒定電流 提供到第三NMOS晶體管MN7。在傳統(tǒng)的軌至軌AB類放大器中的電流加法器包括包含相同尺寸的4個 晶體管的電流鏡，并且將通過輸入電路提供的輸出電流相加。但是，在此示例性實施例中，在圖2的第一電流加法器電路20中的兩個 獨立的晶體管(第二渥爾曼放大器PMOS晶體管MP6和第三PMOS晶體管
MP7)對減小芯片尺寸有貢獻(xiàn)?？蓪⒌谌齈MOS晶體管MP7操作為電平移位 器，從而通過第一增強(qiáng)放大器25執(zhí)行增益增強(qiáng)。類似地，在圖2的第二電流加法器電路30中實現(xiàn)的兩個獨立的晶體管(第 二渥爾曼放大器NMOS晶體管MN6和第三NMOS晶體管MN7 )對減小芯 片尺寸有貢獻(xiàn)?？蓪⒌谌齆MOS晶體管MN7操作為電平移位器，從而通過 第二增強(qiáng)放大器35執(zhí)行增益增強(qiáng)。以下將參考圖3描述相關(guān)操作。浮動電流源40耦接在第一節(jié)點Nl和第二節(jié)點N2之間。浮動電流源40 可包括浮動PMOS晶體管MP8和浮動NMOS晶體管MN8?？刂齐娐?0耦接在第三節(jié)點N3和第四節(jié)點N4之間?？刂齐娐?0可包 括控制PMOS晶體管MP9和控制NMOS晶體管MN9。輸出電路60可包括第五電流源15、第六電流源16、第一輸出晶體管 MP12、第二輸出晶體管MN12、第四NMOS晶體管MNIO、第五NMOS晶 體管MNll、第四PMOS晶體管MPIO、第五PMOS晶體管MPll、第一電容 器C1和第二電容器C2。第五電流源15耦接到電源電壓VDD，并且將電流提供到第四NMOS晶 體管MN10和第五NMOS晶體管MNll。第四NMOS晶體管MN10和第五 NMOS晶體管MN11的每個是二極管連接的。第四NMOS晶體管MN10和 第五NMOS晶體管MN11在第五電流源15和地電壓VSS之間相互串聯(lián)耦接。 通過第四NMOS晶體管MN10和第五NMOS晶體管MN11將電壓2Vgs提供 到第五節(jié)點N5。在此，2Vgs表示在柵極和源極之間的電壓差。將相應(yīng)于2Vgs 的第五節(jié)點N5的電壓提供到浮動NMOS晶體管MN8的柵極和控制NMOS 晶體管MN9的柵極。第六電流源16耦接到地電壓VSS,并且將電流提供到第四PMOS晶體 管MP10和第五PMOS晶體管MPll。第四PMOS晶體管MP10和第五PMOS 晶體管MP11的每個是二極管連接的(diode-connected )。第四PMOS晶體管 MP10和第五PMOS晶體管MPll在第六電流源16和電源電壓VDD之間相 互串聯(lián)耦接。通過第四PMOS晶體管MP10和第五PMOS晶體管MPll將電 壓VDD-2Vgs提供到第六節(jié)點N6。在此，VDD-2Vgs表示在柵極和源極之間 的電壓差。將相應(yīng)于VDD-2Vgs的第六節(jié)點N6的電壓提供到浮動PMOS晶 體管MP8的柵極和控制PMOS晶體管MP9的柵極。第 一輸出晶體管MP 12耦接在電源電壓VDD和輸出端VOUT之間。第 一輸出晶體管MP12的柵極耦接到第三節(jié)點N3。第二輸出晶體管MN12耦接在輸出端VOUT和地電壓VSS之間。第二 輸出晶體管MN12的柵極耦接到第四節(jié)點N4。第一電容器Cl耦接在第三節(jié)點N3和輸出端VOUT之間。第二電容器 C2耦接在第四節(jié)點N4和輸出端VOUT之間。輸出電路60響應(yīng)于第三節(jié)點N3和第四節(jié)點N4的電壓電平放大輸入信 號之間的差，并且輸出放大的信號。通過提供到晶體管MP12和MN12的柵 極的偏壓確定偏置電流，如圖2中形成的運(yùn)算放大器可執(zhí)行AB類軌至軌操 作。參考圖3,軌至軌AB類放大器可包括輸入電路10、第一電流加法器電 路20、第二電流加法器電路30、浮動電流源40、控制電路50和輸出電路60。 因為其它元件與在圖2中示出的基本相同，所以在下文中只詳細(xì)地描述第一 電流加法器電路20、第二電流加法器電路30和軌至軌AB類放大器的操作。第一電流加法器電路20可包括第一增強(qiáng)放大器25、第三電流源13、第 一渥爾曼放大器PMOS晶體管MP4、第二 PMOS晶體管MP6、第一 PMOS 晶體管MP3、第二 PMOS晶體管MP5和第三PMOS晶體管MP7。第一增強(qiáng)放大器25可包括第一增強(qiáng)晶體管251、第二增強(qiáng)晶體管252、 第三增強(qiáng)晶體管253、第四增強(qiáng)晶體管254和第五增強(qiáng)晶體管255。第一增強(qiáng) 晶體管251、第二增強(qiáng)晶體管252和第三增強(qiáng)晶體管253可包含PMOS晶體 管。第四增強(qiáng)晶體管254和第五增強(qiáng)晶體管255可包含NMOS晶體管。第一增強(qiáng)晶體管251的源極耦接到電源電壓VDD。第一增強(qiáng)晶體管251 的柵極與第一 PMOS晶體管MP3和第二 PMOS晶體管MP5的柵極一起耦接 到第一節(jié)點N1。第二增強(qiáng)晶體管252的源極耦接到第一增強(qiáng)晶體管251的漏極。第二增 強(qiáng)晶體管252的柵極接收第一偏壓VB1。第三增強(qiáng)晶體管253的源極耦接到第一增強(qiáng)晶體管251的漏極。第三增 強(qiáng)晶體管253的柵極耦接到第三PMOS晶體管MP7的柵極。第三晶體管253 的漏極耦接到第七節(jié)點N7。第四增強(qiáng)晶體管254是二極管連接的。第四增強(qiáng)晶體管254的漏極耦接 到第二增強(qiáng)晶體管252的漏極。第四增強(qiáng)晶體管254的源極耦接到地電壓 vss。第五增強(qiáng)晶體管255的漏極耦接到第七節(jié)點N7。第五增強(qiáng)晶體管255 的柵極耦接到第四增強(qiáng)晶體管254的柵極。第五增強(qiáng)晶體管255的源極耦接 到地電壓VSS。第二增強(qiáng)晶體管252的柵極可相應(yīng)于第一增強(qiáng)放大器25的正輸入端。第 三增強(qiáng)晶體管253的柵極可相應(yīng)于第一增強(qiáng)放大器25的負(fù)輸入端。第七節(jié)點 N7可相應(yīng)于第一增強(qiáng)放大器25的輸出端。第一增強(qiáng)晶體管251可提供第一增強(qiáng)放大器25的尾電流，并且可操作為 電流源。通過控制第一增強(qiáng)晶體管251的尺寸可調(diào)節(jié)總增益。響應(yīng)于正輸入端和負(fù)輸入端的電平，通過第七節(jié)點N7可將第一增強(qiáng)放 大器25的輸出信號提供到第二渥爾曼放大器PMOS晶體管MP6。通過被連接到第二渥爾曼放大器PMOS晶體管MP6的柵極，第一增強(qiáng) 放大器25的輸出信號可增加輸出阻抗。第三PMOS晶體管MP7是二極管連接的、并且可被操作為電平移位器。 第三電流源13調(diào)節(jié)第三PMOS晶體管MP7的漏極電流，以操作第一增強(qiáng)放 大器25。第二電流加法器電路30可包括第二增強(qiáng)放大器35、第四電流源14、第 一渥爾曼放大器NMOS晶體管MN4、第二NMOS晶體管MN6、第一NMOS 晶體管MN3、第二 NMOS晶體管MN5和第三NMOS晶體管MN7。第二電流加法器電路30可包括第二增強(qiáng)放大器35、第四電流源14、第 一渥爾曼放大器NMOS晶體管MN4、第二NMOS晶體管MN6、第一NMOS 晶體管MN3、第二NMOS晶體管MN5和第三NMOS晶體管MN7。第二增強(qiáng)放大器35可包括第六增強(qiáng)晶體管351、第七增強(qiáng)晶體管352、 第八增強(qiáng)晶體管353、第九增強(qiáng)晶體管354和第十增強(qiáng)晶體管355。第六增強(qiáng) 晶體管351、第七增強(qiáng)晶體管352和第八增強(qiáng)晶體管353可包含NMOS晶體 管。第九增強(qiáng)晶體管354和第十增強(qiáng)晶體管355可包含PMOS晶體管。第六增強(qiáng)晶體管351的源極耦接到地電壓VSS。第六增強(qiáng)晶體管351的 柵極與第一 NMOS晶體管MN3和第二 NMOS晶體管MN5的柵極一起耦接 到第二節(jié)點N2。第七增強(qiáng)晶體管352的源極耦接到第六增強(qiáng)晶體管351的漏極。第七增 強(qiáng)晶體管352的纟冊極接收第二偏壓VB2。
第八增強(qiáng)晶體管353的源極耦接到第六增強(qiáng)晶體管351的漏極。第八增 強(qiáng)晶體管353的柵極耦接到第三NMOS晶體管MN7的柵極。第八增強(qiáng)晶體 管353的漏極耦接到第八節(jié)點N8。第九增強(qiáng)晶體管354是二極管連接的。第九增強(qiáng)晶體管354的漏極耦接 到第七增強(qiáng)晶體管352的漏極。第九增強(qiáng)晶體管354的源極耦接到電源電壓 VDD。第十增強(qiáng)晶體管355的漏極耦接到第八節(jié)點N8。第十增強(qiáng)晶體管355 的柵極耦接到第九增強(qiáng)晶體管354的柵極。第十增強(qiáng)晶體管355的源極耦接 到電源電壓VDD。第七增強(qiáng)晶體管352的柵極可相應(yīng)于第二增強(qiáng)放大器35的正輸入端。第 八增強(qiáng)晶體管253的柵極可相應(yīng)于第二增強(qiáng)放大器35的負(fù)輸入端。第八節(jié)點 N8可相應(yīng)于第二增強(qiáng)放大器35的輸出端。第六增強(qiáng)晶體管351可提供第二增強(qiáng)放大器35的尾電流，并且操作為電 流源。通過控制第六增強(qiáng)晶體管351的尺寸可調(diào)節(jié)總增益。響應(yīng)于正輸入端和負(fù)輸入端的電平，通過第八節(jié)點N8可將第二增強(qiáng)》文 大器35的輸出信號提供到第二渥爾曼放大器NMOS晶體管MN6。通過將第二增強(qiáng)放大器35的輸出信號提供到第二渥爾曼放大器NMOS 晶體管MN6的柵極，其可增加輸出阻抗。第三NMOS晶體管MN7是二極管連接的、并且可被操作為電平移位器。 第四電流源14調(diào)節(jié)第三NMOS晶體管MN7的漏極電流，以操作第二增強(qiáng)放 大器35。包括在浮動電流源40中的浮動PMOS晶體管MP8通過柵極來接收相應(yīng) 于VDD-2Vgs的第六節(jié)點N6的電壓，并且控制漏極電流。包括在浮動電流 源40中的浮動NMOS晶體管MN8通過柵極來接收相應(yīng)于2Vgs的第五節(jié)點 N5的電壓，并且控制漏極電流。因此，可通過浮動PMOS晶體管MP8和浮 動NMOS晶體管MN8來控制總偏置電流。包括在控制電路50中的控制PMOS晶體管MP9通過柵極來接收相應(yīng)于 VDD-2Vgs的第六節(jié)點N6的電壓，并且控制漏極電流。包括在控制電^各50 中的控制NMOS晶體管MN8通過柵極來接收相應(yīng)于2Vgs的第五節(jié)點N5的 電壓，并且控制漏極電流。因此，通過控制耦接到輸出電路60的第三節(jié)點 N3和第四節(jié)點N4的電壓，控制電路50使得放大器能夠作為軌至軌AB類放
大器操作。第四PMOS晶體管MPIO、第五PMOS晶體管MP11和控制PMOS晶體 管MP9形成第一線性變換(trans-linear)回路。第四NMOS晶體管MNIO、 第五NMOS晶體管MN11和控制NMOS晶體管MN9形成第二線性變換回路。 因此，可通過這兩個線性變換回路使能軌至軌AB類放大器的AB類輸出?？刂齐娐?0的控制PMOS晶體管MP9和控制NMOS晶體管MN9通過 控制第三節(jié)點N3和第四節(jié)點N4的電壓，可將恒定電壓提供到第一輸出晶體 管MP12和第二輸出晶體管MN12。第一電容器Cl和第二電容器C2可用作補(bǔ)償電容器。如上所述，根據(jù)本發(fā)明的示例性實施例的軌至軌AB類放大器可處理高 擺動信號并且通過使用輸入/輸出軌至軌結(jié)構(gòu)和線性變換回路而執(zhí)行AB類控 制。此外，根據(jù)本發(fā)明示例實施例的軌至軌AB類放大器可通過使用增益增 強(qiáng)放大器而增加輸出阻抗。通過附加的電流源可容易地控制總增益。雖然已經(jīng)詳細(xì)描述了本發(fā)明的示例性實施例和它們的優(yōu)點，但是，應(yīng)當(dāng) 理解，在此可做出各種改變、替代和變更，而不背離本發(fā)明的范圍。
權(quán)利要求
1. 一種軌至軌AB類放大器，包括輸入電路，用于將第 一輸入信號和第二輸入信號之間的電壓差轉(zhuǎn)換為相 應(yīng)電流，輸入電路包括第一輸入PMOS晶體管、第二輸入PMOS晶體管、第 一輸入NMOS晶體管和第二輸入NMOS晶體管，將第一輸入PMOS晶體管 和第二輸入PMOS晶體管以及第一輸入NMOS晶體管和第二輸入NMOS晶 體管的每一對構(gòu)造為交迭的渥爾曼放大器電路；第一電流加法器電路，包括第一渥爾曼放大器PMOS晶體管、第二渥爾 曼放大器PMOS晶體管、耦接到第二渥爾曼放大器PMOS晶體管的源極的第 一電平移位器、以及第一增強(qiáng)放大器，第一增強(qiáng)放大器接收第一偏壓和第一 電平移位器的輸出，第 一增強(qiáng)放大器將增強(qiáng)的輸出信號輸出到第二渥爾曼放 大器PMOS晶體管的柵極，第一渥爾曼放大器PMOS晶體管具有耦接到第一 輸入NMOS晶體管的漏極的源極，第二渥爾曼放大器PMOS晶體具有耦接到 第二輸入NMOS晶體管的漏極的源極，第一電流加法器電路將第一輸入 NMOS晶體管的漏極電流和第二輸入NMOS晶體管的漏極電流相加，第一電 流加法器電路將相加的電流輸出到第二渥爾曼放大器PMOS晶體管的漏極；第二電流加法器電路，包括第一渥爾曼放大器NMOS晶體管、第二渥爾 曼放大器NMOS晶體管、耦接到第二渥爾曼放大器NMOS晶體管的源極的 第二電平移位器、以及第二增強(qiáng)放大器，第二增強(qiáng)放大器接收第二偏壓和第 二電平移位器的輸出，第二增強(qiáng)放大器將增強(qiáng)的輸出信號輸出到第二渥爾曼 放大器NMOS晶體管的柵極，第一渥爾曼放大器NMOS晶體管具有耦接到 第一輸入PMOS晶體管的漏極的源極，第二渥爾曼放大器NMOS晶體具有耦 接到第二輸入PMOS晶體管的漏極的源極，第二電流加法器電路將第一輸入 PMOS晶體管的漏極電流和第二輸入PMOS晶體管的漏極電流相加，第二電 流加法器電路將相加的電流輸出到第二渥爾曼放大器NMOS晶體管的漏極；浮動電流源，耦接在第一渥爾曼放大器PMOS晶體管的漏極和第一渥爾 曼放大器NMOS晶體管的漏極之間，浮動電流源控制第一電流加法器電路和 第二電流加法器電路的相應(yīng)偏置電流；控制電路，耦接在第二渥爾曼放大器PMOS晶體管的漏極和第二渥爾曼 放大器NMOS晶體管的漏極之間，控制電路控制第二渥爾曼放大器PMOS晶體管的漏極的電壓電平和第二渥爾曼放大器NMOS晶體管的電壓電平；輸出電路，耦接到第二渥爾曼放大器PMOS晶體管的漏極和第二NMOS 晶體管的漏極，并且生成放大器的輸出。
2. 如權(quán)利要求1所述的軌至軌AB類放大器，其中輸入電路還包含 第一電流源，耦接到電源電壓，第一電流源向第一輸入NMOS晶體管和第二輸入NMOS晶體管提供電流；以及第二電流源，耦接到地電壓，第二電流源向第一輸入PMOS晶體管和第 二輸入PMOS晶體管提供電流。
3. 如權(quán)利要求1所述的軌至軌AB類放大器，其中第一電流加法器電路 還包含第一PMOS晶體管，具有耦接到電源電壓的源極、耦接到第一渥爾曼放 大器PMOS晶體管的漏極的柵極、以及耦接到第一輸入NMOS晶體管的漏極 的漏一及；以及第二PMOS晶體管，具有耦接到電源電壓的源極、耦接到第一PMOS晶 體管的柵極的柵極、以及耦接到第二輸入NMOS晶體管的漏極的漏極。
4. 如權(quán)利要求3所述的軌至軌AB類放大器，其中第一電平移位器包含 第三PMOS晶體管，具有耦接到第二渥爾曼放大器PMOS晶體管的源極的源極，第三PMOS晶體管是二極管連接的；以及第一電流源，耦接在地電壓和第三PMOS晶體管之間，第一電流源向第 三PMOS晶體管提供電流。
5. 如權(quán)利要求4所述的軌至軌AB類放大器，其中第一增強(qiáng)放大器包含 第一增強(qiáng)晶體管，用于提供恒定電流，第一增強(qiáng)晶體管具有耦接到電源電壓的源極和耦接到第一 PMOS晶體管的柵極的柵極；第二增強(qiáng)晶體管，具有耦接到第一增強(qiáng)晶體管的漏極的源極，以及用于 接收第一偏壓的柵極；第三增強(qiáng)晶體管，具有耦接到第一增強(qiáng)晶體管的漏極的源極，以及耦接 到第三PMOS晶體管的漏極的柵極；第四增強(qiáng)晶體管，耦接在第二增強(qiáng)晶體管和地電壓之間，第四增強(qiáng)晶體 管是二極管連接的；以及第五增強(qiáng)晶體管，具有耦接到第三增強(qiáng)晶體管的漏極的漏極、耦接到第 四增強(qiáng)晶體管的柵極和耦接到地電壓的源極。
6. 如權(quán)利要求5所述的軌至軌AB類放大器，其中第一、第二和第三增 強(qiáng)晶體管的每個包含PMOS晶體管，并且第四和第五增強(qiáng)晶體管的每個包含 NMOS晶體管。
7. 如權(quán)利要求1所述的軌至軌AB類放大器，其中第二電流加法器電路 還包含第一NMOS晶體管，具有耦接到地電壓的源極、耦接到第一渥爾曼放大 器NMOS晶體管的漏極的柵極、以及耦接到第一輸入PMOS晶體管的漏極的 漏才及；以及第二NMOS晶體管，具有耦接到地電壓的源極、耦接到第一NMOS晶 體管的柵極的柵極、以及耦接到第二輸入PMOS晶體管的漏極的漏極。
8. 如權(quán)利要求7所述的軌至軌AB類放大器，其中第二電平移位器包含 第三NMOS晶體管，具有耦接到第二渥爾曼放大器NMOS晶體管的源極的源極，第三PMOS晶體管是二極管連接的；以及第二電流源，耦接在電源電壓和第三NMOS晶體管之間，第二電流源向 第三NMOS晶體管提供電流。
9. 如權(quán)利要求8所述的軌至軌AB類放大器，其中第二增強(qiáng)放大器包含 第一增強(qiáng)晶體管，用于提供恒定電流，第一增強(qiáng)晶體管具有耦接到地電壓的源極和耦接到第一 NMOS晶體管的柵極的柵極；第二增強(qiáng)晶體管，具有耦接到第一增強(qiáng)晶體管的漏極的源極，以及用于 接收第二偏壓的柵極；第三增強(qiáng)晶體管，具有耦接到第一增強(qiáng)晶體管的漏極的源極，以及耦接 到第三NMOS晶體管的漏極的柵極；第四增強(qiáng)晶體管，耦接在第二增強(qiáng)晶體管和電源電壓之間，第四增強(qiáng)晶 體管是二極管連接的；以及第五增強(qiáng)晶體管，具有耦接到第三增強(qiáng)晶體管的漏極的漏極、耦接到第 四增強(qiáng)晶體管的柵極和耦接到電源電壓的源極。
10. 如權(quán)利要求9所述的軌至軌AB類放大器，其中第一、第二和第三 增強(qiáng)晶體管的每個包含NMOS晶體管，并且第四和第五增強(qiáng)晶體管的每個相 應(yīng)于PMOS晶體管。
11. 如權(quán)利要求1所述的軌至軌AB類放大器，其中輸出電路包含 第一輸出晶體管，具有耦接到電源電壓的源極、耦接到第二渥爾曼放大器PMOS晶體管的漏極的柵-極、以及耦接到輸出端的漏極；以及第二輸出晶體管，具有耦接到輸出端的漏極、耦接到第二渥爾曼放大器NMOS晶體管的漏極的柵極、以及耦接到地電壓的源極。
12. 如權(quán)利要求11所述的軌至軌AB類放大器，其中第一輸出晶體管包 含PMOS晶體管，而第二輸出晶體管包含NMOS晶體管。
13. 如權(quán)利要求11所述的軌至軌AB類放大器，其中輸出電路還包含 第一電容器，耦接在第二渥爾曼放大器PMOS晶體管的漏極和輸出端之間；以及第二電容器，耦接在第二渥爾曼放大器NMOS晶體管的漏極和輸出端之間。
14. 如權(quán)利要求11所述的軌至軌AB類放大器，其中輸出電路還包含 第 一支路，包括在電源電壓和地電壓之間的第 一 電流源和串聯(lián)耦接到第一電流源的第一二極管；以及第二支路，包括在電源電壓和地電壓之間的第二電流源和串聯(lián)耦接到第 二電流源的第二二極管。
15. 如權(quán)利要求14所述的軌至軌AB類放大器，其中第一二極管包含二 極管連接的NMOS晶體管，而第二二極管包含二極管連接的PMOS晶體管。
16. 如權(quán)利要求14所述的軌至軌AB類放大器，其中浮動電流源包括 第一浮動晶體管，耦接在第一渥爾曼放大器PMOS晶體管的漏極和第一渥爾曼放大器NMOS晶體管的漏極之間，第一浮動晶體管具有用于接收第一 電流源和第一二極管的耦接節(jié)點的電壓的柵極；以及第二浮動晶體管，耦接在第一渥爾曼放大器PMOS晶體管的漏極和第一 渥爾曼放大器NMOS晶體管的漏極之間，第二浮動晶體管具有用于接收在第 二電流源和第二二極管之間的耦接節(jié)點的電壓的柵極。
17. 如權(quán)利要求16所述的軌至軌AB類放大器，其中第一浮動晶體管包 含PMOS晶體管，而第二浮動晶體管包含NMOS晶體管。
18. 如權(quán)利要求14所述的軌至軌AB類放大器，其中控制電路包括 第一控制晶體管，耦接在第二渥爾曼放大器PMOS晶體管的漏極和第二渥爾曼放大器NMOS晶體管的漏極之間，第一控制晶體管具有用于接收第一 電流源和第一二極管之間的耦接節(jié)點的電壓的柵極；以及第二控制晶體管，耦接在第二渥爾曼放大器PMOS晶體管的漏極和第二渥爾曼放大器NMOS晶體管的漏極之間，第二控制晶體管具有用于接收在第二電流源和第二二極管之間的耦接節(jié)點的電壓的柵極。
19.如權(quán)利要求18所述的軌至軌AB類放大器，其中第一控制晶體管包 含PMOS晶體管，而第二控制晶體管包含NMOS晶體管。
全文摘要
一種軌至軌AB類放大器，包括輸入電路，用于將第一輸入信號和第二輸入信號之間的電壓差轉(zhuǎn)換為相應(yīng)電流；第一電流加法器電路，用于將第一輸入NMOS晶體管的漏極電流和第二輸入NMOS晶體管的漏極電流相加；第二電流加法器電路，用于將第一輸入PMOS晶體管的漏極電流和第二輸入PMOS晶體管的漏極電流相加；浮動電流源，用于控制第一電流加法器電路和第二電流加法器電路的偏置電流；控制電路，用于控制第二渥爾曼放大器PMOS晶體管和第二渥爾曼放大器NMOS晶體管的漏極的電壓電平；以及輸出電路，耦接到第二渥爾曼放大器PMOS晶體管和第二NMOS晶體管的漏極。
文檔編號H03F3/30GK101123418SQ20071014073
公開日2008年2月13日 申請日期2007年8月9日 優(yōu)先權(quán)日2006年8月9日
發(fā)明者李明晉 申請人:三星電子株式會社