專利名稱：環(huán)形振蕩器、包括它的半導(dǎo)體集成電路及電子器械的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及一種環(huán)形振蕩器，特別是關(guān)于被用于微型計算機等 的生成動作時鐘信號的振蕩器和包括它的半導(dǎo)體集成電路以及電子 器械。
背景技術(shù)：
在微型計算機中等， 一般來說是利用內(nèi)部的分頻器使從外部水晶 振蕩器輸入的原時鐘信號的頻率放慢從而來獲得所期望的動作頻率。 然而，鑒于微型計算機價格降低的現(xiàn)狀，設(shè)置外部水晶振蕩器來獲得 微型計算機的動作時鐘信號的上述方法在成本方面缺乏優(yōu)勢。還有， 接收來自外部水晶振蕩器的原時鐘信號的輸入緩沖部依然有必要進 行高速動作，這成為阻礙微型計算機實現(xiàn)低消耗電力化的主要原因。 因此，在微型計算機中等，從實現(xiàn)低成本化以及低消耗電力化的觀點 來看，最好是內(nèi)藏有生成比較低速的動作時鐘信號的獨立型振蕩器。 作為該獨立型振蕩器，能夠使用由多個反轉(zhuǎn)延遲電路連接成環(huán)狀而形 成的差動型的環(huán)形振蕩器(例如、參照專利文獻1)。[專利文獻1]日本專利公開平11-112298號公報(平11即l999年)(發(fā)明所要解決的課題)差動型的環(huán)形振蕩器雖然不易受到電源電壓和周圍溫度的變動 等的影響、且可達到十分高的振蕩頻率精度，然而需要用來調(diào)整各反 轉(zhuǎn)延遲電路的偏壓的偏壓電路。從成本方面考慮，作為搭載在微型計 算機中等的振蕩器的結(jié)構(gòu)最好更為筒單。還有，也為了提高成品率在 環(huán)形振蕩器中最好具備用來補償制造偏差的機構(gòu)。 發(fā)明內(nèi)容鑒于上述問題，本發(fā)明的課題在于實現(xiàn)一種利用比較簡單的構(gòu) 成可獲得足夠高的振蕩頻率精度、還能夠?qū)ζ鹨蛴谥圃炱畹恼袷庮l 率的偏差進行補正的環(huán)形振蕩器，并且可提供包括這種環(huán)形振蕩器的 半導(dǎo)體集成電路及電子器械。(解決課題的方法)為了解決上述課題，本發(fā)明所采取的方法是作為環(huán)形振蕩器采用 了多個差動放大電路連接為環(huán)狀而形成的環(huán)形振蕩器，且該差動放大 電路包括由第一晶體管及第二晶體管構(gòu)成的差動晶體管對、 一端連接 在第一晶體管及第二晶體管的連接點上且另一端連接在第一電壓節(jié)點上的第一電阻、分別設(shè)置在第一晶體管與第二電壓節(jié)點之間以及第 二晶體管與第二電壓節(jié)點之間的第二電阻及第三電阻、以及分別連接在第二電阻及第三電阻上且負載特性根據(jù)被供給的控制信號而變化的第一無源電路及第二無源電路。還有，作為環(huán)形振蕩器采用了多個差動放大電路連接為環(huán)狀而形 成的環(huán)形振蕩器，且該差動放大電路包括由第一晶體管及第二晶體管 構(gòu)成的差動晶體管對、 一端連接在第一晶體管及第二晶體管的連接點 上且另一端連接在第一電壓節(jié)點上的第一電阻、分別設(shè)置在第一晶體 管與第二電壓節(jié)點之間以及第二晶體管與第二電壓節(jié)點之間的第二 電阻及第三電阻、以及連接在第一電阻上且電阻值根據(jù)被供給的控制 信號而變化的可變電阻電路。根據(jù)這些構(gòu)成，流經(jīng)連接在第 一電壓節(jié)點上的第 一電阻的電流被 供向構(gòu)成環(huán)形振蕩器的各個差動放大電路。也就是，沒有必要特別設(shè) 置作為電流偏壓源的晶體管，利用僅有第 一 電阻的簡單結(jié)構(gòu)就構(gòu)成了 各個差動放大電路的電流源。再者，通過使無源電路的負載特性適當(dāng) 地變化，從而能夠微調(diào)該環(huán)形振蕩器的振蕩頻率，并能夠?qū)ζ鹨蛴谥?造偏差的振蕩頻率的偏差進行補正來生成高精度的振蕩信號。還有，作為環(huán)形振蕩器采用了如下所述的環(huán)形振蕩器，即該環(huán)形 振蕩器包括電流電壓變換電路、并且是由多個差動放大電路連接為環(huán)
狀而形成的，該電流電壓變換電路具有采用二極管接法的晶體管及連 接在該晶體管上的電阻，且利用該晶體管將流經(jīng)該電阻的電流變換為 電壓，再者該差動放大電路包括由第一晶體管及第二晶體管構(gòu)成的差 動晶體管對、將電流電壓變換電路所提供的電壓變換為電流并將該電 流供向第 一 晶體管及第二晶體管的連接點的電壓電流變換電路、以及 分別設(shè)置在第一晶體管與所規(guī)定的電壓節(jié)點之間以及第二晶體管與 所規(guī)定的電壓節(jié)點之間的第一電阻及第二電阻。在此，電壓電流變換電路具有與電流電壓變換電路中的晶體管進行電流鏡(current mirror) 連接的多個晶體管，且根據(jù)被供給的控制信號使該電流鏡比變化。根據(jù)這一結(jié)構(gòu)，通過電壓電流變換電路能夠用很小的電路面積實 現(xiàn)內(nèi)部電阻大的電流源，所以能夠?qū)崿F(xiàn)該環(huán)形振蕩器的電路規(guī)模及消 耗電力的降低。再者，通過使電壓電流變換電路的供給電流量適當(dāng)?shù)?變化，從而能夠微調(diào)該環(huán)形振蕩器的振蕩頻率，并能夠?qū)ζ鹨蛴谥圃?偏差的振蕩頻率的偏差進行補正來生成高精度的振蕩信號。還有，作為環(huán)形振蕩器采用了多個差動放大電路連接為環(huán)狀而形 成的環(huán)形振蕩器，且該差動放大電路包括由第一晶體管及第二晶體管 構(gòu)成的差動晶體管對、分別連接在第 一晶體管及第二晶體管上且分別 與第一晶體管及第二晶體管互補地進行動作的第三晶體管及第四晶體管、設(shè)置在第一晶體管及第三晶體管的連接點和第二晶體管及第四 晶體管的連接點之間的電阻、以及連接在該電阻上且負載特性根據(jù)被 供給的控制信號而變化的無源電路。還有，作為環(huán)形振蕩器采用了多個差動放大電路連接為環(huán)狀而形 成的環(huán)形振蕩器，且該差動放大電路包括由第一晶體管及第二晶體管 構(gòu)成的差動晶體管對、 一端連接在第一晶體管及第二晶體管的連接點 上且另 一端連接在所規(guī)定的電壓節(jié)點上的第 一 電阻、分別連接在第一 晶體管及第二晶體管上且分別與第一晶體管及第二晶體管互補地進 行動作的第三晶體管及第四晶體管、設(shè)置在第一晶體管及第三晶體管 的連接點和第二晶體管及第四晶體管的連接點之間的第二電阻、以及 連接在第 一 電阻上且電阻值根據(jù)被供給的控制信號而變化的可變電
阻電路。根據(jù)這些結(jié)構(gòu)，由于流向設(shè)置在上述第一晶體管和第三晶體管的 連接點及上述第二晶體管和第四晶體管的連接點之間的電阻的電流 方向被加以反轉(zhuǎn)控制，從而生成各個差動放大電路的輸出差動信號。 也就是，生成輸出差動信號所需的電阻個數(shù)減少也沒有問題。再者， 通過使無源電路或者可變電阻電路的負載特性或者電阻值適當(dāng)?shù)刈?化，從而能夠微調(diào)該環(huán)形振蕩器的振蕩頻率，并能夠?qū)ζ鹨蛴谥圃炱?差的振蕩頻率的偏差進行補正來生成高精度的振蕩信號。還有，作為環(huán)形振蕩器采用了如下所述的環(huán)形振蕩器，即該環(huán)形 振蕩器包括電流電壓變換電路、并且是由多個差動放大電路連接為環(huán) 狀而形成的，該電流電壓變換電路具有采用二極管接法的晶體管及連 接在該晶體管上的電阻，且利用該晶體管將流經(jīng)該電阻的電流變換為 電壓，再者該差動放大電路包括由第一晶體管及第二晶體管構(gòu)成的差 動晶體管對、將電流電壓變換電路提供的電壓變換為電流并將該電流 供向第一晶體管及第二晶體管的連接點的電壓電流變換電路、分別連 接在第一晶體管及第二晶體管上且分別與第一晶體管及第二晶體管 互補地進行動作的第三晶體管及第四晶體管、以及設(shè)置在第 一 晶體管 及第三晶體管的連接點和第二晶體管及第四晶體管的連接點之間的 電阻。在此，電壓電流變換電路具有與電流電壓變換電路中的晶體管 進行電流鏡連接的多個晶體管，且根據(jù)被供給的控制信號使該電流鏡 比變化。根據(jù)這一結(jié)構(gòu)，通過電壓電流變換電路能夠用很小的電路面積實 現(xiàn)內(nèi)部電阻大的電流源，并且生成輸出差動信號所需的電阻個數(shù)減少 也沒有問題，所以能夠進一步削減該環(huán)形振蕩器的電路規(guī)模。再者， 通過使電壓電流變換電路的供給電流量適當(dāng)?shù)刈兓?，從而能夠微調(diào)該 環(huán)形振蕩器的振蕩頻率，并能夠?qū)ζ鹨蛴谥圃炱畹恼袷庮l率的偏差 進行補正來生成高精度的振蕩信號。還有，作為環(huán)形振蕩器，包括多個差動放大電路連接為環(huán)狀而 形成的振蕩部；接收從振蕩部輸出的差動信號，且放大該差動信號后輸出單信號的第一放大器；接收第一放大器的輸出信號，阻隔包含在 該輸出信號中的直流成份的直流阻隔電路；以及接收直流阻隔電路的 輸出信號，并將該輸出信號放大到所規(guī)定的振幅的第二放大器。根據(jù)這一結(jié)構(gòu)，即使振蕩信號的振幅微小并且振幅中心偏離于電 源電壓的1/2，也能夠生成以電源電壓的1/2作為中心在電源電壓 和接地電壓之間進行最大幅度振蕩的信號。由此，能夠以比較筒單的 電路結(jié)構(gòu)來實現(xiàn)不依存于電源電壓且可供給穩(wěn)定的振蕩信號的環(huán)形 振蕩器。另一方面，本發(fā)明所采取的方法是作為半導(dǎo)體集成電路采用了下記結(jié)構(gòu)，即該半導(dǎo)體集成電路包括上述任意一個環(huán)形振蕩器；對基 準(zhǔn)信號和環(huán)形振蕩器的輸出信號的相位進行比較的相位比較器；根據(jù)相位比較的結(jié)果進行遞增計數(shù)動作或者遞減計數(shù)動作，當(dāng)被指示為計 數(shù)開始時，從初始值開始計數(shù)動作，并且當(dāng)被指示為計數(shù)停止時，維 持此時的計數(shù)值的計數(shù)器；以及生成與計數(shù)器的計數(shù)值相對應(yīng)的控制 信號的控制信號生成部。根據(jù)這一 結(jié)構(gòu)，能夠自動地對起因于環(huán)形振蕩器的制造偏差的振 蕩頻率的偏差進行補正。理想的是上述半導(dǎo)體集成電路包括控制部，該控制部對計數(shù)器發(fā) 出計數(shù)開始及計數(shù)停止的指示，并且當(dāng)計數(shù)器的計數(shù)動作停止時在計 數(shù)器與內(nèi)部或者外部的存儲器之間進行計數(shù)值的交接。根據(jù)這一結(jié)構(gòu)，因為用來補正環(huán)形振蕩器的振蕩頻率的偏差的參 數(shù)分別保存在各個產(chǎn)品中，所以即使出現(xiàn)制造偏差，任意一個環(huán)形振 蕩器都能夠生成均等的高精度振蕩信號。因此，能夠提高具有環(huán)形振 蕩器的半導(dǎo)體集成電路的成品率。(發(fā)明的效果)如以上所說明的那樣，根據(jù)本發(fā)明，能夠以比較簡單的構(gòu)成來實 現(xiàn)對電源電壓和周圍溫度等的變動具有良好的穩(wěn)定性、且可獲得足夠 高的振蕩頻率精度的環(huán)形振蕩器。再者，能夠?qū)ζ鹨蛴谥圃炱畹沫h(huán) 形振蕩器的振蕩頻率的偏差進行補正。由此，能夠?qū)崿F(xiàn)內(nèi)藏有該環(huán)形
振蕩器的微型計算機等電子器械的低消耗電力化。還有，因為可以不 特別設(shè)置外部水晶振蕩器，所以能夠降低系統(tǒng)整體的成本，除此之外 在內(nèi)藏有該環(huán)形振蕩器的各種電子器械中也不需要用來接收外部振 蕩信號的振蕩端子。


圖1是第一實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖2是用來對圖1所示的差動放大電路中的延遲時間進行說明的 附圖。圖3是由可變電阻電路構(gòu)成的無源電路的構(gòu)成圖。圖4是由可變電容電路構(gòu)成的無源電路的構(gòu)成圖。圖5是第二實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖6是第三實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖7是第四實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖8是第五實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖9是電流電壓變換電路的構(gòu)成圖。圖IO是第六實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖11是第七實施例所涉及的環(huán)形振蕩器的構(gòu)成圖。圖12是第八實施例所涉及的電子器械的構(gòu)成圖。圖13是表示計數(shù)值收斂情況的坐標(biāo)圖。圖14是環(huán)形振蕩器的調(diào)整控制及通常動作控制的流程圖。圖15是第九實施例所涉及的電子器械的構(gòu)成圖。圖16是表示本發(fā)明所涉及的電子器械的各種實施例的附圖。(符號說明)10A-10F 差動》文大電路11 差動晶體管對111 PMOS晶體管(第一晶體管)112 PMOS晶體管(第二晶體管)12 電阻(第一電阻)12，可變電阻電路13電阻(第二電阻、第一電阻)13，無源電路(第 一 無源電路)14電阻(第三電阻、第二電阻)14，無源電路(第二無源電路)15NMOS晶體管(第三晶體管)16NMOS晶體管(第四晶體管)17電阻17，無源電路18電壓電流變纟奐電路20電流電壓變4灸電^各21PMOS晶體管(晶體管)22電阻100振蕩部101放大器(第一放大器)102直流阻隔電^各103放大器(第二放大器)200環(huán)形振蕩器201相位比較器202計數(shù)器203控制信號生成部204CPU(控制部)205PLC(控制部)300A-300C半導(dǎo)體集成電路301存儲器302RP電路310接口(第一接口)320接口(第二接口)
具體實施方式
下面，關(guān)于用來實施本發(fā)明的最佳實施例，在參照附圖的同時進 行說明。(第一實施例)圖1表示的是第一實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形振蕩器是由三個差動放大電路10A連接成環(huán)狀而構(gòu)成的。各個差動放大 電3各10A包括差動晶體管對11、電阻12、 13和14、以及無源電^各 13，和14，。差動晶體管對11是由源極之間相連接且在柵極上被供給 了差動信號的PMOS晶體管111及112構(gòu)成。電阻12的一端連接在 PMOS晶體管111及112的連接點上、且另一端連接在電源電壓節(jié)點 上。電阻13的一端連接在PMOS晶體管111的漏才及上，且另一端連 接在接地節(jié)點上。電阻14的一端連接在PMOS晶體管112的漏極上， 且另一端連接在接地節(jié)點上。無源電路13，及14，分別并聯(lián)地連接在電 阻13及14上。無源電路13，及14，的負載特性都根據(jù)n比特的控制信 號CTL而變化。下面， 一邊參照圖2—邊關(guān)于差動放大電路IOA的延遲時間進行 說明。當(dāng)將流經(jīng)電阻12的電流設(shè)定為I、將由電阻13和無源電路13' 構(gòu)成的電路部分以及由電阻14和無源電路14，構(gòu)成的電路部分的電阻 值設(shè)定為R時，差動放大電路10A的振蕩振幅用IxR來表示。在此， 當(dāng)將兩個電路部分中的電容元件或者寄生電容的電容值設(shè)定為C時， 則由差動》欠大電路IOA輸出的差動信號由 f(t)=I/C x exp(-t/C/R)來表示。在此，差動放大電路IOA的延遲時間T是由輸出差動信 號f(t)成為IxR的時間來決定的。從這一條件來看，延遲時間T是由 t = 21og(l / C / R) x CR來表示的。也就是，差動放大電路IOA的延遲時間T與流經(jīng)電阻 12的電流I沒有關(guān)系是由電阻13和無源電路13，構(gòu)成的電路部分及電 阻14和無源電路14 ，構(gòu)成的電路部分的電阻值R及電容值C決定的。 這意味著在各個差動放大電路10A中即使流經(jīng)電阻12的電流存在偏
差本環(huán)形振蕩器的振蕩頻率也沒有受到影響。換言之，意味著被供向 差動晶體管對11的電流也可以不是特別高精度的電流。因此，如本 實施例所示，在沒有特別設(shè)置偏壓電路的情況下利用僅將電阻12連 接在電源電壓節(jié)點上的這一簡單結(jié)構(gòu)就能夠?qū)崿F(xiàn)差動晶體管對11的 電流源的構(gòu)成。本環(huán)形振蕩器的振蕩周期為6t,也就是振蕩頻率成為t/6,而通 過使控制信號CTL變化從而能夠?qū)φ袷庮l率進行調(diào)整。圖3表示的 是用可變電阻電路來構(gòu)成無源電路13，及14，的示例。按照該構(gòu)成， 由于根據(jù)n比特的控制信號CTL開關(guān)晶體管進行開/關(guān)動作從而電 阻元件的并聯(lián)連接段數(shù)變化，由此作為電路整體的電阻值變化。還有， 圖4表示的是用可變電容電路來構(gòu)成無源電路13，及14，的示例。按 照該構(gòu)成，由于根據(jù)n比特的控制信號CTL開關(guān)晶體管進行開/關(guān) 動作從而電容元件的并聯(lián)連接段數(shù)變化，由此作為電路整體的電容值 變化。具體來說，當(dāng)增大無源電路13，及14，的電容值時，本環(huán)形振 蕩器的振蕩頻率變慢。再者，可變電阻電路或者可變電容電路中的多個電阻或者電容的 電氣特性可以相同也可以不相同。如果這些電阻值或者電容值互為相 同，則無源電路13，及14，的電阻值或者電容值進行n階變化。另一 方面，如果這些電阻值或者電容值互不相同，則無源電路13，及14' 的電阻值或者電容值進行2的整數(shù)乘方(2n)階變化。如上所述，根據(jù)本實施例，能夠以比較簡單的構(gòu)成來實現(xiàn)沒有受 到電源電壓和溫度的變動等影響并可以穩(wěn)定地進行振蕩的環(huán)形振蕩 器。還有，通過適當(dāng)?shù)卣{(diào)整無源電路的電阻值或者電容值，從而能夠 調(diào)整環(huán)形振蕩器的振蕩頻率，并能夠補償制造上的偏差來提高成品 率。再者，電阻12、 13及14最好都是對于溫度變動具有負特性的負 阻元件。由此，能夠使本環(huán)形振蕩器相對于溫度變動的穩(wěn)定性得以提 高。還有，差動放大電路IOA的連接個數(shù)不僅限于三個，可以連接任
意個。具體來說，隨著差動放大電路IOA個數(shù)的增加，環(huán)形振蕩器的 振蕩頻率變慢。(第二實施例)圖5表示的是第二實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形振 蕩器是由三個差動放大電路10B連接成環(huán)狀而構(gòu)成的。各個差動放大 電路IOB構(gòu)成為省去了圖1所示的差動放大電路10A中的無源電路 13，及14，，且以與電阻12并聯(lián)的方式設(shè)置了無源電路12，。無源電路12，能夠由圖3所示的可變電阻電路構(gòu)成。由于將可變 電阻電路構(gòu)成的無源電路12，并聯(lián)地連接在電阻12上從而它們的合 成電阻值變小，因此對電阻13及14的電流供給能力提高，且本環(huán)形 振蕩器的振蕩頻率變快。再者， 一旦降低無源電路12，的電阻值，則 本環(huán)形振蕩器的振蕩頻率變得更快。還有，通過使無源電路12，的電 阻值變化，從而能夠調(diào)整本環(huán)形振蕩器的振蕩振幅。如上所述，根據(jù)本實施例，能夠以比較簡單的構(gòu)成來實現(xiàn)沒有受 到電源電壓和溫度的變動等影響并可以穩(wěn)定地進行振蕩的環(huán)形振蕩 器。還有，通過適當(dāng)?shù)卣{(diào)整無源電路的電阻值，從而能夠調(diào)整環(huán)形振 蕩器的振蕩頻率，并能夠補償制造上的偏差來提高成品率。(第三實施例)圖6表示的是第三實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形振 蕩器是由三個差動放大電路10C連接成環(huán)狀而構(gòu)成的。各個差動放大 電路10C構(gòu)成為具有NMOS晶體管15及16從而分別取代了圖1中 所示的差動放大電路10A中的由電阻13和無源電路13，構(gòu)成的電路 部分以及由電阻14和無源電路14，構(gòu)成的電路部分。再者，各個差動 放大電路10C包括一端連接在PMOS晶體管111和NMOS晶體管15 之間的連接點上、另一端連接在PMOS晶體管112和NMOS晶體管 16之間的連接點上的電阻17以及無源電^各17，。向NMOS晶體管15的柵極及PMOS晶體管111的棚-極施加相同 的信號。同樣地向NMOS晶體管16的柵極及PMOS晶體管112的柵 極施加相同的信號。根據(jù)這一結(jié)構(gòu)，當(dāng)分別向PMOS晶體管111及 112輸入高電平及低電平的信號時，PMOS晶體管112及NMOS晶體 管15 4妻通，向左流動的電流流向電阻17及無源電^各17，。另一方面， 當(dāng)分別向PMOS晶體管111及112輸入低電平及高電平的信號時，則 PMOS晶體管111及NMOS晶體管16接通，向右流動的電流流向電 阻17及無源電路17，。也就是，由于流向電阻17及無源電路17，的電 流的方向被反轉(zhuǎn)控制從而生成輸出差動信號。無源電路17，能夠由圖3所示的可變電阻電路或者如圖4所示的 可變電容電路構(gòu)成。具體來說， 一旦增大無源電路17，的電容值，則 本環(huán)形振蕩器的振蕩頻率變慢。如上所述，根據(jù)本實施例，因為電阻及無源電路的個數(shù)比第一實 施例所涉及的環(huán)形振蕩器少也沒有問題，所以能夠進 一 步減小電路規(guī) 模。再者，電阻17最好是相對于溫度變動具有負特性的負阻元件。 由此，能夠使本環(huán)形振蕩器相對于溫度變動的穩(wěn)定性得以提高。 (第四實施例)圖7表示的是第四實施例所涉及的環(huán)形振蕩器的構(gòu)成。，本環(huán)形振 蕩器是由三個差動放大電路10D連接成環(huán)狀而構(gòu)成的。各個差動放大 電路10D構(gòu)成為省去了圖6所示的差動放大電路10C中的無源電路 17，，且以與電阻12并聯(lián)的方式設(shè)置了無源電路12，。無源電路12，能夠由圖3所示的可變電阻電路構(gòu)成。由于將可變電阻值變小，因此對電阻17的電流供給能力提高，本環(huán)形振蕩器的 振蕩頻率變快。再者， 一旦降低無源電路12，的電阻值，則本環(huán)形振 蕩器的振蕩頻率變得更快。還有，通過使無源電路12，的電阻值變化， 從而能夠調(diào)整本環(huán)形振蕩器的振蕩振幅。如上所述，根據(jù)本實施例，因為電阻及無源電路的個數(shù)比第二實 施例所涉及的環(huán)形振蕩器少也沒有問題，所以能夠進 一 步減小電路規(guī)(第五實施例)
圖8表示的是第五實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形振蕩器是由三個差動放大電路10E連接成環(huán)狀而構(gòu)成的。各個差動放大 電路IOE構(gòu)成為具有電壓電流變換電路18(以下稱為VI變換電路18) 來取代圖5中所示的差動放大電路10B中的由電阻12及無源電路12， 構(gòu)成的電路部分。還有，本環(huán)形振蕩器包括電流電壓變換電^各20(以 下稱為IV變換電路20)。 IV變換電路20包括采用二極管接法的PMOS 晶體管21及連接在該晶體管21上的電阻22。并且，流經(jīng)電阻22的 電流由于PMOS晶體管21變換為電壓后^皮輸出。VI變換電路18將IV變換電路20所提供的電壓變換為電流，并 將該電流供向PMOS晶體管111及112的連接點。具體來說，VI變 換電路18是由與PMOS晶體管21進行電流鏡連接的多個PMOS晶 體管構(gòu)成的。圖9表示的是VI變換電路18的構(gòu)成示例。按照該構(gòu)成， 由于根據(jù)n比特的控制信號CTL開關(guān)晶體管進行開/關(guān)動作從而 PMOS晶體管的并聯(lián)連接段數(shù)變化，由此電流鏡比變化。具體來說， 當(dāng)增加PMOS晶體管的并聯(lián)連接段數(shù)、也就是增大電流鏡比時，供向 差動放大電路10E的電流增大，本環(huán)形振蕩器的振蕩振幅變大。再者，VI變換電路18中的多個PMOS晶體管的電氣特性可以相 同也可以不相同。如果它們的電氣特性互為相同，貝'jVI變換電路18 的供給電流量進行n階變化。另一方面，如果它們的電氣特性互不相 同，則Vl變換電路18的供給電流量進行2的整數(shù)乘方(2n)階變化。在第一實施例到第四實施例中，為了降低差動放大電路的消耗電 力有必要將電阻12的電阻值設(shè)定得十分大，而這成為電路規(guī)模增大 的主要原因。與此相對，在本實施例中，用比較小的電路規(guī)模能夠向 差動放大電路才是供大電流。(第六實施例)圖10表示的是第六實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形 振蕩器是由三個差動放大電路10F連接成環(huán)狀而構(gòu)成的。各個差動放 大電路IOF構(gòu)成為具有NMOS晶體管15及16從而取代了圖8中所 示的差動放大電路10E中的電阻13及14。再者，各個差動放大電路10F包括電阻17,且該電阻17為一端連接在PMOS晶體管111和 NMOS晶體管15之間的連接點上，并且另一端連接在PMOS晶體管 112和NMOS晶體管16之間的連接點上。關(guān)于各個晶體管的開關(guān)動 作以及伴隨該開關(guān)動作流向電阻17的電流的方向，與第三實施例中 所說明的情況相同。如上所述，根據(jù)本實施例，電阻及無源電路的個數(shù)比第五實施例 所涉及的環(huán)形振蕩器少也沒有問題，所以能夠進 一 步減小電路規(guī)模。還有，在上述各實施例中，可以變更為由兩個NMOS晶體管來構(gòu) 成差動晶體管對ll。還有，也可以變更為由PNP型或者NPN型的雙 極性晶體管來構(gòu)成差動晶體管對11。即使進行這些變更，本發(fā)明所取 得的效果也沒有受到絲毫損害。還有，在上述各個實施例中，無源電路12，、 13，、 14，及17，也可 以串聯(lián)連接在電阻12、 13、 14及17上。 (第七實施例)圖11表示的是第七實施例所涉及的環(huán)形振蕩器的構(gòu)成。本環(huán)形振 蕩器包括多個差動放大電路(無圖示)連接成環(huán)狀而形成的振蕩部 100、放大器1 01、直流阻隔電路102以及》丈大器103。振蕩部100 可以是第 一 實施例到第六實施例中的任 一 實施例所涉及的環(huán)形振蕩器。放大器101接收振蕩部100輸出的差動信號Sl,并將該信號Sl 放大后輸出振蕩信號S2。直流阻隔電路102接收振蕩信號S2,并阻 隔包含于該振蕩信號S2中的直流成份后輸出信號S3。直流阻隔電路 102可以由諸如電容器構(gòu)成。放大器103接收信號S3,將該信號S3 放大后輸出在電源電壓VDD和接地電壓VSS之間進行最大幅度振蕩 的信號S4。放大器103是由例如因電阻而被施加了負反饋的反相電 ^各構(gòu)成的。如上所述，根據(jù)本實施例，即使振蕩信號的振幅微小并且振幅中 心偏離于電源電壓的1/2，也能夠生成以電源電壓的1/2作為中心 在電源電壓和接地電壓之間進行最大幅度振蕩的信號。由此，能夠以
比較簡單的電路結(jié)構(gòu)來實現(xiàn)不依存于電源電壓且可供給穩(wěn)定的振蕩 信號的環(huán)形振蕩器。 (第八實施例)圖12表示的是第八實施例所涉及的電子器械的構(gòu)成。本電子器械包括環(huán)形振蕩器200、相位比較器201、計數(shù)器202、控制信號生成 部203、 CPU(中央處理器)204、存儲器301以及RF(射頻)電路302。環(huán)形振蕩器200是第一實施例到第六實施例中的任意一個實施例 所涉及的環(huán)形振蕩器，輸出時鐘信號CLK。相位比較器201對被施加 的基準(zhǔn)信號REF和時鐘信號CLK的相位進行比較后，輸出表示該比 較結(jié)果的信號RLT。計數(shù)器202根據(jù)信號RLT進行遞增計數(shù)動作或 者遞減計數(shù)動作。特別是計數(shù)器202當(dāng)被指示為計數(shù)開始時從初始值 開始計數(shù)動作，當(dāng)被指示為計數(shù)結(jié)束時維持此時的計數(shù)值?？刂菩盘?生成部203接收表示計數(shù)器202的計數(shù)值的信號CNT,根據(jù)這個信號 CNT生成n比特的控制信號CTL后，將該信號CTL提供給環(huán)形振蕩 器200。如上所述，環(huán)形振蕩器200的振蕩頻率或者振蕩振幅能夠被 控制信號CTL所控制。根據(jù)上述結(jié)構(gòu)，計數(shù)器202持續(xù)進行遞增計數(shù)動作或者遞減計數(shù) 動作直至?xí)r鐘信號CLK和基準(zhǔn)信號REF成為同相位為止，在近似相 位一致時遞增計數(shù)動作和遞減計數(shù)動作之間成為已均衡的狀態(tài)。也就 是，計數(shù)器200的計數(shù)值從初始值開始收斂為根據(jù)基準(zhǔn)信號REF所 決定的值。圖13表示的是用10比特所表示的計數(shù)值的收斂情況。在 時刻TO時計數(shù)器202從初始值"0x000"開始進行遞增計數(shù)動作或者 從初始值"0x3FF，，開始進行遞減計數(shù)動作以后，計數(shù)值持續(xù)增加或 者減少，在經(jīng)過一段時間以后，計數(shù)值在收斂值附近的值k和值k-l 之間進行反復(fù)交替。在這種計數(shù)值已經(jīng)收斂了的狀態(tài)下，時鐘信號 CLK的頻率與基準(zhǔn)信號的頻率(例如、16MHz)相等。因此，即使由于 環(huán)形振蕩器的制造偏差而導(dǎo)致的其振蕩頻率存在偏差時，利用上述反 饋系統(tǒng)的作用也能夠生成極高精度的時鐘信號。再者，計數(shù)器202也 可以將例如"0x200"等中間值作為初始值開始計數(shù)動作。
返回到圖12, CPU204對計數(shù)器202發(fā)出計數(shù)開始以及停止的指 示。除此之外，CPU204將計數(shù)器202的計數(shù)值事先存儲在存儲器301 中，稍后從存儲器301中將該計數(shù)值讀出并提供給計數(shù)器202。此時， 計數(shù)器202維持CPU204所提供的計數(shù)值。例如，在制造環(huán)形振蕩器 200時進行調(diào)整(trimming)使得其振蕩頻率與基準(zhǔn)信號REF的頻率相 等，并將此時所獲得的計數(shù)值存儲在存儲器301中。并且，在環(huán)形振 蕩器200進行通常動作時讀出已存儲在存儲器301中的值并將該值設(shè) 定為計數(shù)器202的計數(shù)值，從而能夠獲得高精度的時鐘信號CLK。RF電路302接收時鐘信號CLK后進行動作，并輸出無線信號。 RF電路302能夠作為例如對汽車的車門進行上鎖以及開鎖的遙控?zé)o 鍵進入系統(tǒng)中的射頻發(fā)射器(RP transmitter)使用。下面，關(guān)于利用CPU204實現(xiàn)環(huán)形振蕩器200的調(diào)整控制以及通 常動作控制的情況在參照圖14的流程圖的同時加以說明。首先，在 步驟S11中，判定是調(diào)整模式以及通常動作模式中的哪一種模式。通 過例如對安裝有環(huán)形振蕩器200的半導(dǎo)體集成電路的動作模式選擇用 端子的狀態(tài)進行判斷從而能夠?qū)崿F(xiàn)此判定。例如、CPU204讀出 PORTOO的值，當(dāng)該值為"0"時判定為調(diào)整模式，當(dāng)該值為"1"時 判定為通常動作模式。當(dāng)選擇調(diào)整模式時(步驟Sll的YES選擇肢)，對計數(shù)器202進行 初始化(步驟S12)并將計數(shù)值設(shè)定為初始值后，利用相位比較器201 對基準(zhǔn)信號REF和時鐘信號CLK的相位加以比較(步驟S13)。并且， 如果時鐘信號CLK的頻率f(CLK)比基準(zhǔn)信號REF的頻率f(REF)大(步 驟S14的YES選擇肢)，則減小計數(shù)器202的計數(shù)值(步驟S15)降低時 鐘信號CLK的頻率。另一方面，如果頻率f(CLK)比頻率f(REF)小(步 驟S14的NO選擇肢)，則增大計數(shù)器202的計數(shù)值(步驟S16)提高時 鐘信號CLK的頻率。其后，對計數(shù)值是否已收斂進行判定(步驟S17)。當(dāng)計數(shù)值沒有 進行收斂時(步驟S17的NO選擇肢)，返回到步驟S12,重復(fù)上述的 各個步驟。對于計數(shù)值收斂的判定也可以通過實際對計數(shù)值監(jiān)視的方
式來進行。還有，如上所述因為計數(shù)值在經(jīng)過一段時間后收斂為所規(guī)定的值，所以也可以等到所規(guī)定的時間(例如、lms)經(jīng)過后做出計數(shù)值已經(jīng)進行了收斂的判定。計數(shù)值一旦收斂，則在計數(shù)器202中維持有該計數(shù)值(步驟S18)。 再者，通過CPU204從計數(shù)器202中讀出計數(shù)值后存儲在存儲器301 中(步驟S19)。經(jīng)過以上的處理過程，環(huán)形振蕩器200的調(diào)整結(jié)束。另一方面，當(dāng)環(huán)形振蕩器200以通常動作模式進行動作時(步驟 Sll的NO選擇肢)，通過CPU204來將存儲在存儲器301中的值讀出 (步驟S20)。并且，該讀出的值被提供給計數(shù)器202，計數(shù)器202將該 值作為計數(shù)值進行保持(步驟S21)。由此，在調(diào)整中所獲得的計數(shù)值 被計數(shù)器202還原，環(huán)形振蕩器200能夠振蕩發(fā)出所期望的頻率的時 鐘信號CLK。如上所述，根據(jù)本實施例，能夠自動地對起因于制造偏差的環(huán)形 振蕩器的振蕩頻率的偏差進行補正。再者，通過事先將該補正值存儲 在存儲器中，從而在通常動作模式下能夠立即獲得所期望頻率的時鐘 信號。還有，通過在電子器械中內(nèi)藏有抗噪音性好的環(huán)形振蕩器，從 而可以不用設(shè)置用來接收由外部水晶振蕩器等提供的時鐘信號的振 蕩端子。再者，本發(fā)明并不僅局限于包括RF電路的通信器械，也能夠普 遍適用于接收時鐘信號后進行動作的微型計算機等電子器械。 (第九實施例)圖15表示的是第九實施例所涉及的電子器械的構(gòu)成。本電子器 械構(gòu)成為將如圖12所示的電子器械中的CPU204置換為PLC(可編程 邏輯控制器)205。第八實施例是利用CPU204進行環(huán)形振蕩器200的 調(diào)整控制及通常動作控制的軟件控制方式，與此相對本實施例是利用 PLC205來進行這些控制的硬件控制方式。下面，僅就不同于第八實 施例的地方進行說明。PLC205利用信號TRM、 WRC及REC對計數(shù)器202的動作進行 控制、并利用信號WRM及REM對存儲器301的動作進行控制。當(dāng)
信號TRM為有效(例如、理論值"1")時，計數(shù)器202進行遞增計數(shù) 動作或者遞減計數(shù)動作來實施對環(huán)形振蕩器200的調(diào)整。另 一方面， 當(dāng)信號TRM為無效(例如、理論值"0")時，計數(shù)器202停止計數(shù)動 作并維持計數(shù)值。當(dāng)信號REC及WRM為有效時，計數(shù)器202將計 數(shù)值輸出給數(shù)據(jù)線RD，存儲器301存儲輸出給數(shù)據(jù)線RD的值。當(dāng) 信號WRC及REM為有效時，存儲器301將所存儲的值輸出給數(shù)據(jù) 線WD，計數(shù)器202接收輸出給數(shù)據(jù)線WD的值并將該值作為計數(shù)值 進行維持。利用PLC205所實現(xiàn)的環(huán)形振蕩器200的調(diào)整控制及通常動作控 制與參照圖14所說明的情況相同。還有，從步驟Sll到S17為止從 PLC205輸出的各種信號成為(TRM、 WRC、 REC、 WRM、 REM)=(1、 0、 0、 0、 0),在步驟S18及S19中成為(TRM、 WRC、 REC、 WRM、 REM"(O、 0、 1、 1、 0),在步驟S20及S21中成為(TRM、 WRC、 REC、 W固、REM)=(0、 1、 0、 0、 1)。再者，第八及第九實施例所涉及的電子器械的各構(gòu)成要素能夠安 裝在同一個半導(dǎo)體集成電路中。還有，也可以如圖16(a)所示將存儲 器301及R F電路302以外的器件安裝在半導(dǎo)體集成電路300A中， 通過接口 310及3 20將半導(dǎo)體集成電路300A與存儲器301及RF電 路302連接起來。還有，也可以如圖16(b)所示將存儲器301以外的 器件安裝在半導(dǎo)體集成電路300B中，通過接口 310將半導(dǎo)體集成電 路300B與存儲器301連接起來。還有，也可以如圖16(c)所示將RP 電路302以外的器件安裝在半導(dǎo)體集成電路300C中，通過接口 320 將半導(dǎo)體集成電路300C與RP電路302連接起來。 (產(chǎn)業(yè)上的利用可能性)本發(fā)明所涉及的環(huán)形振蕩器因為用比較簡單的構(gòu)成能夠獲得足 夠高的振蕩頻率精度并且能夠?qū)φ袷庮l率的偏差進行補正，所以作為 微型計算機和通信裝置等的高精度的動作時鐘信號的供給源是有效 的。
權(quán)利要求
1.一種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的，其特征在于上述多個差動放大電路中的各個差動放大電路包括差動晶體管對，由第一晶體管及第二晶體管構(gòu)成，第一電阻，該第一電阻的一端連接在上述第一晶體管及第二晶體管的連接點上，且該第一電阻的另一端連接在第一電壓節(jié)點上，第二電阻及第三電阻，分別設(shè)置在上述第一晶體管與第二電壓節(jié)點之間以及上述第二晶體管與第二電壓節(jié)點之間，以及第一無源電路及第二無源電路，分別連接在上述第二電阻及第三電阻上，負載特性根據(jù)被供給的控制信號而變化。
2. 根據(jù)權(quán)利要求1所述的環(huán)形振蕩器，其特征在于上述第 一 無源電路及第二無源電路都是電阻值根據(jù)上述控制信 號而變化的可變電阻電^"。
3. 根據(jù)權(quán)利要求1所述的環(huán)形振蕩器，其特征在于 上述第一無源電路及第二無源電路都是電容值根據(jù)上述控制信號而變化的可變電容電路。
4. 根據(jù)權(quán)利要求1所述的環(huán)形振蕩器，其特征在于 上述第 一電阻到第三電阻都是溫度補償用的負阻元件。
5. —種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的， 其特征在于上述多個差動放大電路中的各個差動放大電路包括差動晶體管對，由第一晶體管及第二晶體管構(gòu)成，第一電阻，該第一電阻的一端連接在上述第一晶體管及第二晶體管的連接點上，且該第一電阻的另一端連接在第一電壓節(jié)點上，第二電阻及第三電阻，分別設(shè)置在上述第一晶體管與第二電壓節(jié)點之間以及上述第二晶體管與第二電壓節(jié)點之間，以及可變電阻電路，連接在上述第一電阻上，電阻值根據(jù)被供給的控 制信號而變化。
6. 根據(jù)權(quán)利要求5所述的環(huán)形振蕩器，其特征在于 上述第 一電阻到第三電阻都是溫度補償用的負阻元件。
7. —種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的， 其特征在于該環(huán)形振蕩器包括電流電壓變換電路，該電流電壓變換電路具有采用二極管接法的晶體管及連接在該晶體管上的電阻，利用該晶體管將流經(jīng)該電阻的電流變換為電壓；上述多個差動放大電路中的各個差動放大電路包括差動晶體管對，由第一晶體管及第二晶體管構(gòu)成，電壓電流變換電路，將上述電流電壓變換電路所供給的電壓變換為電流，并將該電流供向上述第一晶體管及第二晶體管的連接點，以及第一電阻及第二電阻，分別設(shè)置在上述第一晶體管與所規(guī)定的電 壓節(jié)點之間以及上述第二晶體管與所規(guī)定的電壓節(jié)點之間；上述電壓電流變換電路具有與上述電流電壓變換電路中的晶體 管進行電流鏡連接的多個晶體管，且根據(jù)被供給的控制信號使該電流 鏡比變化。
8. 根據(jù)權(quán)利要求7所述的環(huán)形振蕩器，其特征在于 上述第 一 電阻及第二電阻都是溫度補償用的負阻元件。
9. 一種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的， 其特征在于上述多個差動》丈大電路中的各個差動放大電路包括差動晶體管對，由第一晶體管及第二晶體管構(gòu)成，第三晶體管及第四晶體管，分別連接在上述第 一晶體管及第二晶體管上，并分別與上述第一晶體管及第二晶體管互補地進行動作， 電阻，設(shè)置在上述第一晶體管及第三晶體管的連接點和上述第二晶體管及第四晶體管的連接點之間，以及無源電路，連接在上述電阻上，負載特性根據(jù)被供給的控制信號而變化。
10. 根據(jù)權(quán)利要求9所述的環(huán)形振蕩器，其特征在于上述無源電路是電阻值根據(jù)上述控制信號而變化的可變電阻電路。
11. 根據(jù)權(quán)利要求9所述的環(huán)形振蕩器，其特征在于上述無源電路是電容值根據(jù)上述控制信號而變化的可變電容電路。
12. 根據(jù)權(quán)利要求9所述的環(huán)形振蕩器，其特征在于 上述電阻是溫度補償用的負阻元件。
13. —種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的， 其特征在于上述多個差動放大電路中的各個差動放大電路包括 差動晶體管對，由第一晶體管及第二晶體管構(gòu)成， 第一電阻，該第一電阻的一端連接在上述第一晶體管及第二晶體 管的連接點上，且該第 一 電阻的另 一 端連接在所規(guī)定的電壓節(jié)點上，第三晶體管及第四晶體管，分別連接在上述第 一晶體管及第二晶 體管上，并分別與上述第 一晶體管及第二晶體管互補地進行動作，第二電阻，設(shè)置在上述第一晶體管及第三晶體管的連接點和上述 第二晶體管及第四晶體管的連接點之間，以及可變電阻電路，連接在上述第一電阻上，電阻值根據(jù)被供給的控 制信號而變化。
14. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，其特征在于 上述第一電阻及第二電阻都是溫度補償用的負阻元件。
15. —種環(huán)形振蕩器，是多個差動放大電路連接為環(huán)狀而形成的， 其特征在于該環(huán)形振蕩器包括電流電壓變換電路，該電流電壓變換電路具有 采用二極管接法的晶體管及連接在該晶體管上的電阻，利用該晶體管 將流經(jīng)該電阻的電流變換為電壓；上述多個差動放大電路中的各個差動放大電路包括 差動晶體管對，由第一晶體管及第二晶體管構(gòu)成，電壓電流變換電路，將上述電流電壓變換電路所供給的電壓變換 為電流，并將該電流供向上述第 一 晶體管及第二晶體管的連接點，第三晶體管及第四晶體管，分別連接在上述第一晶體管及第二晶 體管上，并分別與上述第一晶體管及第二晶體管互補地進行動作，以 及電阻，設(shè)置在上述第一晶體管及第三晶體管的連接點和上述第二晶體管及第四晶體管的連接點之間；上述電壓電流變換電路具有與上述電流電壓變換電路中的晶體 管進行電流鏡連接的多個晶體管，且根據(jù)被供給的控制信號使該電流 鏡比變化。
16. 根據(jù)權(quán)利要求15所述的環(huán)形振蕩器，其特征在于 設(shè)置在上述第一晶體管及第三晶體管的連接點與上述第二晶體管及第四晶體管的連接點之間的電阻是溫度補償用的負阻元件。
17. —種環(huán)形振蕩器，其特征在于 包括振蕩部，是多個差動放大電路連接為環(huán)狀而形成的，第一放大器，接收從上述振蕩部輸出的差動信號，且放大該差動 信號后輸出單信號，直流阻隔電路，接收上述第一放大器的輸出信號，阻隔包含在該 輸出信號中的直流成份，以及第二放大器，接收上述直流阻隔電路的輸出信號，并將該輸出信 號放大到所規(guī)定的振幅。
18. 根據(jù)權(quán)利要求17所述的環(huán)形振蕩器，其特征在于 上述直流阻隔電路是電容元件。
19. 根據(jù)權(quán)利要求17所述的環(huán)形振蕩器，其特征在于 上述第二放大器是被加以負反饋控制的反相電路。
20. —種半導(dǎo)體集成電路，其特征在于 包括 環(huán)形振蕩器，是權(quán)利要求l、 5、 7、 9、 13及15中的任一項所述 的環(huán)形振蕩器，相位比較器，對基準(zhǔn)信號和上述環(huán)形振蕩器的輸出信號的相位進 行比較，計數(shù)器，根據(jù)上述相位比較的結(jié)果進行遞增計數(shù)動作或者遞減計 數(shù)動作，當(dāng)被指示為計數(shù)開始時，從初始值開始計數(shù)動作，并且當(dāng)被 指示為計數(shù)停止時，維持此時的計數(shù)值，以及控制信號生成部，生成與上述計數(shù)器的計數(shù)值相對應(yīng)的上述控制 信號。
21. 根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 包括第一接口 ，在半導(dǎo)體集成電路與保持被施加值的外部存儲器之間 輸入輸出該值，控制部，對上述計數(shù)器發(fā)出計數(shù)開始及計數(shù)停止的指示，并且當(dāng) 上述計數(shù)器的計數(shù)動作停止時在上述計數(shù)器與上述外部存儲器之間 通過上述第一接口進行計數(shù)值的交接，以及第二接口，向外部輸出上述環(huán)形振蕩器的振蕩信號；當(dāng)上述控制部向上述計數(shù)器供給了計數(shù)值時，該計數(shù)器維持該計 數(shù)值。
22. 根據(jù)權(quán)利要求21所述的半導(dǎo)體集成電路，其特征在于 上述控制部是中央處理器或者可編程邏輯控制器。
23. 根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 包括接口 ，在半導(dǎo)體集成電路與保持被施加值的外部存儲器之間輸入 專命出該爿f直，控制部，對上述計數(shù)器發(fā)出計數(shù)開始及計數(shù)停止的指示，并且當(dāng) 上述計數(shù)器的計數(shù)動作停止時在上述計數(shù)器與上述外部存儲器之間 通過上述接口進行計數(shù)值的交接，以及射頻電路，接收上述環(huán)形振蕩器的振蕩信號后進行動作；當(dāng)上述控制部向上述計數(shù)器供給了計數(shù)值時，該計數(shù)器維持該計 數(shù)值。
24. 根據(jù)權(quán)利要求23所述的半導(dǎo)體集成電路，其特征在于 上述控制部是中央處理器或者可編程邏輯控制器。
25. 根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路，其特征在于 包括存儲器，對被施加的值進行保持，和控制部，對上述計數(shù)器發(fā)出計數(shù)開始及計數(shù)停止的指示，并且當(dāng) 上述計數(shù)器的計數(shù)動作停止時在上述計數(shù)器與上述存儲器之間進行 計數(shù)值的交接；當(dāng)上述控制部向上述計數(shù)器供給了計數(shù)值時，該計數(shù)器對該被供 給的計數(shù)值進行維持。
26. 根據(jù)權(quán)利要求25所述的半導(dǎo)體集成電路，其特征在于 該半導(dǎo)體集成電路包括接口 ，該接口向外部輸出上述環(huán)形振蕩器的振蕩信號。
27. 根據(jù)權(quán)利要求25所述的半導(dǎo)體集成電路，其特征在于 該半導(dǎo)體集成電路包括射頻電路，該射頻電路接收上述環(huán)形振蕩器的振蕩信號后進行動作。
28. 根據(jù)權(quán)利要求25所述的半導(dǎo)體集成電路，其特征在于 上述控制部是中央處理器或者可編程邏輯控制器。
29. —種電子器械，其特征在于 包括權(quán)利要求21所述的半導(dǎo)體集成電路、 上述存儲器、以及接收從上述第二接口輸出的振蕩信號后進行動作的射頻電路。
30. —種電子器械，其特征在于 包括權(quán)利要求23所述的半導(dǎo)體集成電路、和 上述存儲器。
31. —種電子器械，其特征在于 包括權(quán)利要求26所述的半導(dǎo)體集成電路、和 接收從上述接口輸出的振蕩信號后進行動作的射頻電路。
32. —種電子器械，其特征在于 包括權(quán)利要求27所述的半導(dǎo)體集成電路。
全文摘要
本發(fā)明公開了一種利用比較簡單的構(gòu)成來獲得足夠高的振蕩頻率精度并能補正振蕩頻率的偏差的環(huán)形振蕩器、和包括它的半導(dǎo)體集成電路以及電子器械。差動放大電路(10A)包括由第一及第二晶體管(111、112)構(gòu)成的差動晶體管對(11)；一端連接在上述第一及第二晶體管的連接點上、另一端連接在第一電壓節(jié)點上的第一電阻(12)；分別設(shè)置在第一晶體管(111)與第二電壓節(jié)點之間及第二晶體管(112)與第二電壓節(jié)點之間的第二及第三電阻(13、14)；分別連接在上述第二及第三電阻上，負載特性根據(jù)被供給的控制信號而變化的第一及第二無源電路(13’、14’)。環(huán)形振蕩器由多個該差動放大電路(10A)連接成環(huán)狀而構(gòu)成。
文檔編號H03B5/06GK101132167SQ200710140319
公開日2008年2月27日 申請日期2007年8月9日 優(yōu)先權(quán)日2006年8月25日
發(fā)明者北尾嘉貴, 山根一郎, 來田和久, 浜口敏文, 稻內(nèi)高宏 申請人:松下電器產(chǎn)業(yè)株式會社