專利名稱：具高精確度與門極性電壓保護之外部場效晶體管(fet)驅(qū)動器的制作方法
〔發(fā)明領(lǐng)域〕本發(fā)明系有關(guān)于驅(qū)動外部場效晶體管(FET)之電路。特別是，本發(fā)明系有關(guān)于設(shè)計線性調(diào)整器或充電器之功率驅(qū)動器電路改良。
〔習(xí)知技術(shù)〕在無法提供有Zener二極管之技術(shù)中，如何驅(qū)動一個外部場效晶體管(FET)系一個嚴重問題。舉例來說，場效晶體管(FET)系用以做為線性調(diào)整器或電池或累加充電器、以及用以做為各種應(yīng)用領(lǐng)域之電流供應(yīng)有單元。
在大部分實施例中，保護這個場效晶體管(FET)之閘極免于源極性電位之相對高壓系無可或缺。在使用具有低臨界電壓之場效晶體管(FET)時，諸如在無線應(yīng)用(亦即行動或無線電話等等)之充電器中，一閘極性電壓限制亦是無可或缺。
除電壓限制特征外，這個場效晶體管(FET)之輸出電流亦必須進行精確控制。因此，這個場效晶體管(FET)之驅(qū)動電壓，相對于操作電壓變動(其通常表示為線路變動)，必須呈現(xiàn)高度不靈敏性。
另外，最低場效晶體管(FET)輸出亦應(yīng)該維持在極低水準。
通常，外部場效晶體管(FET)系利用運算放大器(OPAMP)加以驅(qū)動。過去，一個運算放大器之輸出級通常系一個晶體管級。另外，電壓保護之達成系在這個運算放大器(OPAMP)之輸出加上一個嵌位二極管、或利用具有Zener二極管輸出級之運算放大器(OPAMP)。然而，這些方法卻可能降低精確度，因為其空點(短路輸入狀況之電壓輸出)系難以控制。為設(shè)定低最低輸出電流之調(diào)整器，具有極小跨導(dǎo)之外部場效晶體管(FET)及具有極高增益之驅(qū)動運算放大器(OPAMP)系無可或缺。因此，對應(yīng)規(guī)格系難以達成。
有鑒于此，本發(fā)明之主要目的便是提供一種驅(qū)動外部場效晶體管(FET)之改良電路，其對于線路變動系極不靈敏。特別是，本發(fā)明之電路將能夠提供具有高精確度及低最低輸出電流之線性調(diào)整器。更特別的是，本發(fā)明之電路亦能夠在這個外部場效晶體管(FET)之閘極-源極，提供一有效電壓限制。
本發(fā)明之上述及其它目的系利用申請專利范圍第1項所述之外部場效晶體管(FET)之驅(qū)動電路達成。
本發(fā)明之電路系具有一個差動放大級。根據(jù)本發(fā)明之電路輸出系具有一個負載電阻器，包括在一個電流路徑中，流經(jīng)這個電流路徑之電流系利用這個差動放大級之兩個輸入端間之一差動電壓加以控制、并且基本上系無關(guān)于第一或第二操作電位之變動。當(dāng)這個負載電阻器連接于這個外部場效晶體管(FET)之閘極及源極間時，線路變動并不會導(dǎo)致這個外部場效晶體管(FET)在閘極及源極間之電壓變動。
較佳者，這個負載電阻器之電阻數(shù)值系選定以在這個外部場效晶體管之閘極及源極間提供一個電壓，其系接近或基本上等于這個外部場效晶體管(FET)之臨界電壓，若施加至這個差動放大級之兩個輸入端之電位系設(shè)定為相同數(shù)值。隨后，這個電路之空點系設(shè)定以匹配這個外部場效晶體管(FET)之最佳低電流操作狀況。如此，這個線性調(diào)整器之精確度便可以在這個外部場效晶體管(FET)之極低源極-汲極性電流下增加。
根據(jù)本發(fā)明之特別有利特征，這個差動放大級系具有一第一及第二電流路徑，其兩者均利用一個共同之固定電流源進行偏壓，這個第一及第二電流路徑系具有一對差晶體管，其控制電極系分別連接至第一及第二輸入端，且具有這個負載電阻器之電流路徑系可以是這個差動放大級的第一或第二電流路徑。在這個實施例中，這個負載電阻器系僅僅置于這個差動放大級之一個電流路徑。因此，供應(yīng)有這個差動放大級之共同固定電流源系同時供應(yīng)有流經(jīng)這個負載電阻器之電流。當(dāng)流經(jīng)第一或第二電流路徑之最大電流系利用這個共同固定電流源之輸出電流限制時，這個負載電阻器之一內(nèi)建電壓限制便可以達成。
較佳者，這個驅(qū)動外部場效晶體管(FET)之電路系一個運算放大器，藉此，這個差動放大級及這個負載電阻器便可以構(gòu)成這個運算放大器之輸出級。
本發(fā)明之其它特征及優(yōu)點系揭露于申請專利范圍之附屬項中。
〔圖式之簡單說明〕本發(fā)明系利用較佳實施例，配合所附圖
式詳細說明如下，其中
第1圖系一示意電路圖，其系表示根據(jù)本發(fā)明較佳實施例之一電路；第2圖系一簡化方塊圖，其系說明一運算放大器之空點；第3圖系圖像表示，其系分別表示一運算放大器之輸出電壓(其系利用第1圖所示之電路做為輸出級)、及一習(xí)知運算放大器之輸出電壓(相對于其差動輸入電壓)；以及第4圖系一示意方塊圖，其系表示施加至一運算放大器(其空點不等于零)之一負回授控制網(wǎng)絡(luò)。
〔較佳實施例之詳細說明〕第1圖系一示意電路圖，其系表示一外部場效晶體管(FET)之驅(qū)動電路之一實施例。這個驅(qū)動電路1系具有兩個電流路徑2及3。這個電流路徑2系具有一第一NPN雙極性晶體管4、且這個電流路徑3系具有一第二NPN雙極性晶體管5，其系串連一個負載電阻器6。這個第一及第二晶體管4，5之射極系連接至一個共同節(jié)點7。
另外，一個固定電流源8系連接于一個操作電位Vss及這個共同節(jié)點7間，藉以提供一個電流Ibias至這兩個電流路徑2及3。另一方面，這個第一晶體管4之集極及這個負載電阻器6之第一端系連接至另一個操作電位Vdd。這個負載電阻器6、相對于第一電阻器端之第二端系連接至這個第二晶體管5之集極。這個固定電流源8、這對晶體管4及5、及這個負載電阻器6可以實施為一個集成電路(IC)，其系利用這個操作電壓Vdd-Vss加以驅(qū)動。這個驅(qū)動電路1之輸入端系利用線路9及10表示，其系分別連接至這些晶體管4及5之基極。
這個驅(qū)動電路1之一個輸出端系利用參考符號11表示。這個輸出端11系連接于這個第二電流路徑3之一點，其系位于這個第二晶體管5之集極及這個負載電阻器6間。
欲利用這個驅(qū)動電路1加以控制之外部場效晶體管(FET)系利用參考符號12表示。在第1圖所示之排列中，這個場效晶體管(FET)12系一個PMOS場效晶體管(FET)。這個場效晶體管(FET)12之源極系連接至這個操作電位Vdd，藉此，這個場效晶體管(FET)12之閘極便可以連接至這個輸出端11。這個虛線系表示包含這個驅(qū)動電路1之集成電路(IC)邊界。
這個驅(qū)動電路1及場效晶體管(FET)12系建立一個線性調(diào)整器，其輸出系利用這個場效晶體管(FET)12之汲極表示。舉例來說，這個線性調(diào)整器可以是一個電池或累加充電器。在這個例子中，這個電池或欲充電之累加器系提供這個場效晶體管(FET)12之汲極性電流(Iload)。
誠如后續(xù)說明所述，這個驅(qū)動電路1最好能夠建立一個運算放大器(OPAMP)之輸出級。相對地，一個傳統(tǒng)運算放大器(OPAMP)，其系用來控制一個電池或累加充電器之外部場效晶體管(FET)，則是使用一個晶體管輸出放大級以做為一個輸出級。然而，根據(jù)第1圖電路之這個輸出級系配備這個負載電阻器6之一對差動放大級，其最好是利用低歐姆復(fù)晶硅電阻器加以實施。
操作上，這個固定電流源8，其系利用一個帶隙電壓(圖中未示)加以控制，系利用全部電流Ibias以對這兩個晶體管4，5進行偏壓。如同這個帶隙電壓，這個電流Ibias亦與溫度及參數(shù)變動無關(guān)。
首先，考量這個驅(qū)動電路1之電壓限制特征，可能會發(fā)生在這個負載電阻器6之最大壓降系R×Ibias，其中，R系表示這個負載電阻器6之電阻。因此，無論線路9及10之輸入電壓為何，這個場效晶體管(FET)12之閘極及源極間之最大電壓系限制于這個特定數(shù)值。因此，在這個場效晶體管(FET)12之源極呈現(xiàn)一個過大電壓之事件中(舉例來說，由于操作電位Vdd之突然增加)，這個場效晶體管(FET)12之閘極之電位亦會自動拉升。這種方法可以保護這個場效晶體管(FET)12免于損害，假設(shè)R×Ibias系一個足夠小之?dāng)?shù)值，舉例來說，1.5至2.0電壓。另外，理所當(dāng)然地，這種方法亦可因應(yīng)電流Ibias選擇合適電阻R以確保。
相較于一個運算放大器之傳統(tǒng)晶體管輸出級，這個驅(qū)動電路1之另一個優(yōu)點系這個驅(qū)動電路1對線路變動(亦即這些操作電位Vdd或Vss之變動)系極不靈敏。當(dāng)發(fā)生操作電位Vdd或Vss之變動時，同時流經(jīng)這個輸入放大級之兩個分支2及3之電流系維持為固定數(shù)值，因為這些電流僅僅有關(guān)于這個差動放大級、分別在線路9及10輸入之電壓V1及V2間之電壓差ΔV＝V1-V2。這表示在不需要變動輸入電壓V1或V2以平衡線路變動之前提下，這個負載電阻器6之電壓便可以維持為固定數(shù)值。事實上，系統(tǒng)誤差并不會因為線路變動而發(fā)生，因此，這個外部PMOS場效晶體管(FET)12便可以總是適當(dāng)?shù)仄珘骸?br> 再者，這個驅(qū)動電路1系可以實現(xiàn)調(diào)整器之高精確度要求，藉以產(chǎn)生極低之源極-汲極性電流。
為方便說明，假設(shè)這兩個輸入端9及10系彼此互連。在這個例子中，這個驅(qū)動電路1將會在端點11、具有相對地點之一個直流輸出電壓Vnp。Vnp系利用符號空點表示。應(yīng)該注意的是，存在不等于零之一個空點系這個驅(qū)動電路1之基礎(chǔ)特征、且甚至存在于理想之晶體管4及5。在理想晶體管4及5之例子中，這個空點系總計為Vnp＝Vdd-R×Ibias/2。
較佳者，這個驅(qū)動電路1系表示一個運算放大器(OPAMP)之輸出級。在下文中，一個運算放大器(OPAMP)之差動輸入電壓系利用Vinopamp表示、且這個運算放大器(OPAMP)、相對于地點之輸出電壓系利用Voutopamp表示。第2圖系一簡化方塊圖，其系說明一個運算放大器(OPAMP)之空點。類似地，一個運算放大器(OPAMP)之空點系相對于地點之輸出電壓，若這個運算放大器(OPAMP)之差動輸入端系彼此互連(Vinopamp＝0)。當(dāng)?shù)攸c通常系利用這些操作電位表示時(這種狀況亦是非對稱、甚或單極操作電壓之例子)，這個空點系這個運算放大器(OPAMP)之偏移。過去，一個運算放大器(OPAMP)之偏移通常會調(diào)整為零，藉以提供這個輸入差動電壓之完整差動放大。
第4圖系在可能不等于零之空點輸出電壓Vnp之例子中，一個負回授放大器控制網(wǎng)絡(luò)之通用示意方塊圖。
這個電路之輸入系利用一個電壓實現(xiàn)，其系連接至一個減法器13之一個非反向輸入。一個運算放大器(OPAMP)17系具有一個開放電路電壓增益A。這個運算放大器(OPAMP)17之輸出，其乘以這個回授網(wǎng)絡(luò)16之回授因子β，系經(jīng)由這個減法器15之反向輸入、負回授至這個運算放大器(OPAMP)17。
這個運算放大器(OPAMP)17系包括一個輸入放大級18及一個輸出放大級14。A1系這個輸入放大級18之放大、且A2系這個輸出放大級14之放大。因此A＝A1×A2
這個輸出放大級14系可以具有不同于零之一個空點Vnp。這個例子系利用一個加法器15說明，其系設(shè)置于這個輸出放大級14之輸出、并將一個特定空點電壓Vnp加至這個運算放大器(OPAMP)之輸出(此時，這個輸入放大級18系假設(shè)為完全差動的)。如此，第4圖所示之系統(tǒng)系具有可變空點Vnp之一個負回授運算放大器(OPAMP)。
首先，假設(shè)這個傳統(tǒng)例子，亦即Vnp＝0的運算放大器(OPAMP)，系使用于具有一個負回授網(wǎng)絡(luò)之這類封閉回路系統(tǒng)中。接著，根據(jù)傳統(tǒng)之基本控制理論，這個網(wǎng)絡(luò)之輸出電壓Vout(其等于這個運算放大器(OPAMP)17之輸出電壓Voutopamp)系利用下列等式表示Vout＝A×Vin/(1+A×β)傳統(tǒng)之基本控制理論總是假設(shè)這個空點系設(shè)定為零。因此，為達成不同于零之一個特定輸出電壓，在這個運算放大器(OPAMP)之輸出端間之特定數(shù)量電壓系無可或缺。這個無可或缺之電壓差系進一步反映至這個輸出電壓以做為一個非對稱誤差Ess＝Vinopamp/β現(xiàn)在，考量一個運算放大器(OPAMP)17，其具有第1圖所示電路對應(yīng)之輸出放大級14(不具有場效晶體管(FET)12)。換句話說，具有放大A2之輸出放大級及產(chǎn)生空點Vnp之加法器15系這個驅(qū)動電路1(不具有場效晶體管(FET)12)之等效電路。另外，這個輸入放大級18系完全差動，亦即Vnp亦表示這個運算放大器(OPAMP)17之空點。
第3圖系一個運算放大器(OPAMP)(沒有回授回路)之輸出電壓Voutopamp相對于一個運算放大器(OPAMP)之差動輸入電壓Vinopamp之圖像表示。曲線C1系這個運算放大器(OPAMP)17之輸出電壓Voutopamp，其系配備第1圖之電路以做為一個輸出放大級14。換句話說，曲線C1系顯示電路1之端點11之電壓。曲線C2系一個范例零空點運算放大器(OPAMP)17之輸出電壓Voutopamp。這個輸出電壓Voutopamp系表示于y軸，且這個差動輸入電壓Vinopamp系表示于x軸。由第3圖可知，曲線C1系在不同于零之Vnp、交叉于y軸。這些曲線C1及C2之斜率系利用個別運算放大器(OPAMP)之開放電路電壓增益A表示，其在這個例子中系選擇為相等。
請再度回到第4圖，第4圖所示之負回授系統(tǒng)之輸出電壓系改寫為Vout＝(Vnp+A×Vin)/(1+A×β)對于大數(shù)值之A而言，Vout≈Vin/β。這相當(dāng)于在將運算放大器作為具有零空點電壓(Vnp＝0)的放大級17時的情況。
在該系統(tǒng)的輸出的穩(wěn)態(tài)誤差由下式給出Ess＝(Vin-β*Vnp)/(β+β2*A)根據(jù)上述等式，在Vnp＝Vin/β的情況下，這個穩(wěn)態(tài)誤差Ess系變?yōu)榱悖瑹o論這個開放電路增益A為何。另一方面，如先前所述，對于大數(shù)值之A而言，Vin/β≈Vout。因此，借著將這個空點設(shè)定為理想輸出電壓之附近，這個無可或缺之輸出電壓Voutopamp將會變得極小，藉以在其輸出造成一個更小對稱誤差，相較于傳統(tǒng)的例子。
利用這個運算放大器(OPAMP)17之一個完全差動輸入放大級18，這個運算放大器(OPAMP)17之空點便可以利用這個電路1之空點決定，亦即Vnp＝Vdd-R×(Ibias/2)。這個空點系設(shè)定為這個外部PMOS場效晶體管(FET)12之臨界電壓VT附近。這個設(shè)定動作之達成可以選擇適當(dāng)數(shù)值之電阻R及/或電流Ibias。隨后，這個PMOS場效晶體管(FET)12系驅(qū)動于其臨界數(shù)值附近，且對于這個PMOS場效晶體管(FET)12之低輸出電流而言(其中，高精確度系無可或缺)，這個PMOS場效晶體管(FET)12之跨導(dǎo)系極低。如此，在低負載電流需求下，這個外部PMOS場效晶體管(FET)12之閘極系提供接近臨界數(shù)值之一個電壓，且這系表示這個輸出電壓及外部空點系接近理想數(shù)值。
當(dāng)這個負載電流增加時，這個PMOS場效晶體管(FET)12之跨導(dǎo)亦會增加，因此，這個開放回路增益將會增加且這個精確度將會維持在規(guī)格內(nèi)，即使是在高負載電流的例子中。
綜上所述，這個電路1可以限制這個外部PMOS場效晶體管(FET)12之最大閘極-源極性電壓、并且不會因線路電壓變動而產(chǎn)生對稱偏移誤差。另外，借著將驅(qū)動電路的空點設(shè)定在理想數(shù)值，特別是在極低負載電流狀況之精確度便可以增加。
權(quán)利要求
1.一種電路，用以驅(qū)動一外部場效晶體管(FET)，其包括一差動放大級(4，5，8)，具有二輸入端(9，10)，該差動放大級(4，5，8)系供應(yīng)有一操作電壓，其系利用一第一及第二操作電位(Vss，Vdd)加以定義；一輸出負載電阻器(6)，包括在一電流路徑(3)中，流經(jīng)該電流路徑(3)之電流系利用該差動放大級(4，5，8)之該二輸入端(9，10)間之一差動電壓(V1-V2)控制、且基本上系無關(guān)于該第一或第二電位(Vss，Vdd)之變動，其中該輸出負載電阻器(6)系連接于欲驅(qū)動之該外部場效晶體管(FET)12之閘極及源極間。
2.如申請專利范圍第1項所述之電路，其特征在于該輸出負載電阻器(6)之電阻數(shù)值系選擇以提供一電壓于該場效晶體管(FET)12之閘極及源極間，其系接近或基本上等于該場效晶體管(FET)12之臨界電壓，若施加至該差動放大級(4，5，8)之該二輸入端(9，10)之該等電位(V1，V2)系設(shè)定為相同數(shù)值。
3.如申請專利范圍第1或2項所述之電路，其特征在于該差動放大級(4，5，8)系包括一第一及第二電流路徑(2，3)，其兩者均利用一共同固定電流源(8)加以偏壓；該第一及第二電流路徑(2，3)系具有一對差動晶體管(4，5)，其控制電極系分別連接至該第一及第二輸入端(9，10)；以及具有該輸出負載電阻器(6)之該電流路徑(3)系該差動放大級(4，5，8)之該第一或第二電流路徑(2，3)。
4.如申請專利范圍第1至3項之任何一項所述之電路，其特征在于欲驅(qū)動之該場效晶體管(FET)12系一PMOS場效晶體管(FET)。
5.如申請專利范圍第3或4項所述之電路，其特征在于該對晶體管之該等晶體管(4，5)系雙極性晶體管。
6.如申請專利范圍第1至5項之任何一項所述之電路，其特征在于該輸出負載電阻器(6)之一第一端系連接至一第一操作電位(Vdd)。
7.如申請專利范圍第3至6項之任何一項所述之電路，其特征在于該輸出負載電阻器(6)之一第二端系連接至該晶體管(5)之一集極，其系排列于該輸出負載電阻器(6)之該電流路徑(3)中。
8.如申請專利范圍第7項所述之電路，其特征在于該場效晶體管(FET)12之源極系連接至該第一操作電位(Vdd)；以及該場效晶體管(FET)12之閘極系連接至該輸出負載電阻器(6)之一第二端。
9.如申請專利范圍第3至8項之任何一項所述之電路，其特征在于該二晶體管(4，5)之射極系連接至該固定電流源(8)之一第一共同端；以及該固定電流源(8)之一第二端系連接至該第二操作電位(Vss)。
10.如申請專利范圍第1至9項之任何一項所述之電路，其特征在于該電路系一運算放大器(17)，藉此，該差動放大級(4，5，8)及該輸出負載電阻器(6)系構(gòu)成該運算放大器(17)之輸出級。
11.如申請專利范圍第10項所述之電路，其特征在于該運算放大器(17)之輸出(11)系經(jīng)由一回授電路(16)，連接至該運算放大器(17)之一輸入。
12.一電池或累加充電器，其包括申請專利范圍第1至11項之任何一項所述之電路。
全文摘要
一種電路，用以驅(qū)動一外部場效晶體管(FET)，包括一差動放大級(4，5，8)，其系供應(yīng)有一第一及第二操作電位(Vss，Vdd)。一輸出負載電阻器(6)系包括在一電流路徑(3)中，流經(jīng)該電流路徑(3)之電流系利用該差動放大級(4，5，8)之該二輸入端(9，10)間之一差動電壓控制、且基本上系無關(guān)于該第一或第二電位(Vss，Vdd)之變動。該輸出負載電阻器(6)系連接于欲驅(qū)動之該外部場效晶體管(FET)12之閘極及源極間。
文檔編號H03F3/45GK1479970SQ01820061
公開日2004年3月3日 申請日期2001年12月3日 優(yōu)先權(quán)日2000年12月4日
發(fā)明者D·伯納多, M·米勞爾, D 伯納多, 投 申請人:因芬尼昂技術(shù)股份公司