本發(fā)明涉及從信號線的過壓中保護使用信號線來傳輸信號的裝置的技術。

背景技術：

作為從信號線的過壓中保護使用信號線來傳輸信號的裝置的技術已知有如下技術：如圖7a所示，裝置700的信號傳輸用的端子710經由電阻701連接有信號線cl，并且設置有陰極與裝置700的端子710連接且陽極與地線連接的二極管702、以及陽極與裝置700的端子710連接且陰極與電源連接的二極管703，用電阻701來抑制在端子710中流動的電流，并且用二極管702來抑制被施加于端子710電壓向比地線電位更低的電位的降低，用二極管703來抑制被施加于端子710的電壓向比電源的電位更高的電位的上升(例如，專利文獻1)。

另外，作為從信號線的過壓中保護使用信號線來傳輸信號的裝置700的技術已知有如下技術：如圖7b所示，設置陰極與裝置700的信號傳輸用的端子710連接且陽極與地線連接的齊納二極管712，用電阻711來抑制在端子710中流動的電流，并且，用齊納二極管712來抑制被施加于端子710的電壓的、向比齊納二極管712的齊納電壓更高的電位的上升(例如，專利文獻2)。

現(xiàn)有技術文獻

專利文獻

專利文獻1：日本特開平3-85016號公報

專利文獻2：日本特開2009-71373號公報

根據圖7a所示的技術，在信號線cl產生過壓且經由二極管703流入電源的電流變得比裝置700的消耗電流大時，裝置700的電源的電位會上升得比裝置700的額定電壓更高，裝置700會被破壞。

另外，根據圖7b的技術，在裝置700的電源為截止的狀態(tài)，且在信號線cl產生過壓時，被施加到端子710的電壓會超過絕對額定電壓，裝置700會被破壞。

即，例如，若端子710的絕對額定電壓為地線電位-0.5v與電源電位+0.5v之間的范圍，電源導通時的電源電壓為5v，齊納二極管712的齊納電壓為5v，則在電源為導通時，絕對額定電壓的范圍為-0.5v和5.5v(5v+0.5v)的范圍。進而，在電源為導通時，被施加于端子710的電壓被限制為齊納電壓的5v以下，因此，被施加于端子710的電壓為絕對額定電壓的范圍內。另一方面，在裝置700的電源為截止的狀態(tài)下，電源電位為0v時，絕對額定電壓為-0.5v與+0.5v之間的范圍，因此，即使將被施加于端子710的電壓限制為齊納電壓的5v以下，也會變得不能夠將被施加于端子710的電壓限制到絕對額定電壓的范圍內。

另外，還存在對于普通的齊納二極管的齊納電壓，個體差異大的問題。

技術實現(xiàn)要素：

于是，本發(fā)明的問題是，無論裝置的電源的導通/截止的狀態(tài)，都會從信號線的過壓中保護使用信號線來傳輸信號的裝置。

為了解決上述問題，本發(fā)明在從過壓中保護使用信號線來傳輸信號的裝置的過壓保護裝置中具備開關，該開關在信號端子的電壓變得比電源端子的電壓大規(guī)定電平以上時成為導通狀態(tài)，連接上述裝置的上述信號端子與上述裝置的地線，上述信號端子是輸入或輸出用上述信號線進行傳輸的信號的上述裝置的端子，上述電源端子是被供給上述裝置的電源的該裝置的端子。

根據這樣的過壓保護裝置，在裝置的信號端子的電壓變得比裝置的電源端子的電壓大規(guī)定電平以上時，通過開關來連接電源端子與地線。因此，在對裝置的電源端子供給電源電壓時，信號端子的電壓被限制為不會變成將電源電壓與上述規(guī)定的電平相加后得到的電壓以上，在對裝置的電源端子沒有供給電源電壓時，信號端子的電壓被限制為不會變成上述規(guī)定的電平的電壓以上。即，信號端子的電壓通常被限制為將電源端子的電壓與上述規(guī)定的電平相加后得到的電壓以下。所以，通過適當地設定規(guī)定的電平，由此，能夠抑制信號端子的電壓脫離到裝置的額定電壓的范圍外。另外，并不是直接連接信號端子與電源端子，因此，還能夠抑制電源端子的電壓上升。

另外，為了解決上述問題，本發(fā)明在從過壓中保護使用信號線來傳輸信號的裝置的過壓保護裝置中具備pnp型的晶體管，該晶體管的發(fā)射極與信號端子連接，該晶體管的基極與電源端子連接，該晶體管的集電極與上述裝置的地線連接，上述信號端子是輸入或輸出用上述信號線進行傳輸的信號的上述裝置的端子，上述電源端子是被供給上述裝置的電源的該裝置的端子。

在此，優(yōu)選地，在該過壓保護裝置中具備二極管，該二極管的陰極與上述晶體管的發(fā)射極連接，該二極管的陽極與上述裝置的地線連接。另外，在該情況下，優(yōu)選地，上述過壓保護裝置具備電阻，該電阻的第1端與上述二極管的陰極連接，該電阻的第2端與上述信號線連接。

根據這些樣式的過壓保護裝置，在裝置的信號端子的電壓變得比裝置的電源端子的電壓大晶體管的接合部飽和電壓(vbe)以上時，通過晶體管來連接電源端子與地線。因此，在對裝置的電源端子供給電源電壓時，信號端子的電壓被限制為將電源電壓與晶體管的接合部飽和電壓(vbe)相加后得到的電壓以上，在對裝置的電源端子沒有供給電源電壓時，信號端子的電壓被限制為不會變成晶體管的接合部飽和電壓(vbe)的電壓以上。也就是說，信號端子的電壓通常被限制為將電源端子的電壓與晶體管的接合部飽和電壓(vbe)相加后得到的電壓以下。所以，通過使用適當的接合部飽和電壓(vbe)的晶體管，由此，能夠抑制信號端子的電壓脫離到裝置的額定電壓的范圍外。另外，并不是直接連接信號端子與電源端子，因此，還能夠抑制電源端子的電壓上升。

另外，為了解決上述問題，本發(fā)明在從過壓中保護使用信號線來傳輸信號的裝置的過壓保護裝置中設置有通過上述裝置來控制導通狀態(tài)與截止狀態(tài)的切換的第一開關、電阻、以及第二開關。在此，上述第一開關在導通狀態(tài)時，將電源端子與上述電阻的第1端連接，上述電源端子是被供給上述裝置的電源的該裝置的端子，上述電阻的第2端與上述裝置的地線連接，上述第二開關在信號端子的電壓變得比上述電阻的上述第1端的電壓大規(guī)定電平以上時成為導通狀態(tài)，連接上述裝置的上述信號端子與上述裝置的地線，上述信號端子是輸入或輸出用上述信號線進行傳輸的信號的上述裝置的端子。

在此，優(yōu)選地，在該過壓保護裝置中，使用達林頓連接電路作為上述第二開關。

根據這樣的過壓保護裝置，在將第一開關導通時，信號端子的電壓被限制為將電源電壓與上述規(guī)定的電平相加后得到的電壓以下，在將第一開關截止時，信號端子的電壓被限制為上述規(guī)定的電平的電壓以下。另外，在將第一開關截止時，從電源到電壓保護電路的電力的供給被切斷。

所以，在裝置進行伴隨信號的傳輸動作的通常動作的期間中，將第一開關設為導通狀態(tài)時，能夠將信號端子的電壓限制為將電源電壓與上述規(guī)定的電平相加后得到的電壓以下。另外，在對裝置的電源端子沒有供給電源電壓的期間中，以第一開關變成截止狀態(tài)的方式構成過壓保護裝置，由此，在對裝置的電源端子沒有供給電源電壓的期間中，能夠將信號端子的電壓限制為不會變成上述規(guī)定的電平的電壓以上。因此，在這些期間中，通常能夠將信號端子的電壓限制為將電源端子的電壓與上述規(guī)定的電平相加后得到的電壓以下，因此，通過適當地設定規(guī)定的電平，由此，能夠抑制信號端子的電壓脫離到裝置的額定電壓的范圍外。

另外，在處于裝置沒有進行信號的傳輸動作的待機狀態(tài)時，將第一開關設定為截止狀態(tài)，能夠將信號端子的電壓限制為不會變成上述規(guī)定的電平的電壓以上且抑制信號端子的電壓脫離到裝置的額定電壓的范圍外，并且能夠抑制由過壓保護裝置引起的電源的電力的消耗。

另外，為了解決上述問題，本發(fā)明在從過壓中保護使用信號線來傳輸信號的裝置的過壓保護裝置中具備第1晶體管、第2晶體管、第3晶體管、第1二極管、第1電阻、以及第2電阻。在此，上述第1晶體管是pnp型的晶體管，該第1晶體管的發(fā)射極與電源端子連接，該第1晶體管的基極與上述裝置的用于輸出該過壓保護裝置的控制信號的端子連接，該第1晶體管的集電極與上述第1二極管的陽極連接，上述電源端子是被供給上述裝置的電源的該裝置的端子，上述第1二極管的陰極與上述第1電阻的第1端連接，上述第1電阻的第2端與上述裝置的地線連接，上述第2晶體管是pnp型的晶體管，該第2晶體管的發(fā)射極與信號端子連接，該第2晶體管的基極與上述第1電阻的上述第1端連接，該第2晶體管的集電極與上述第2電阻的第1端連接，上述信號端子是輸入或輸出用上述信號線進行傳輸的信號的上述裝置的端子，上述第2電阻的第2端與上述裝置的地線連接，上述第3晶體管是npn型的晶體管，該第3晶體管的集電極與上述裝置的上述信號端子連接，該第3晶體管的基極與上述第2電阻的第1端連接，該第3晶體管的發(fā)射極與上述裝置的地線連接。

在此，優(yōu)選地，在該過壓保護裝置中，上述第1二極管的正向電壓與上述第2晶體管的接合部飽和電壓(vbe)相等。

另外，優(yōu)選地，在該過壓保護裝置中具備第2二極管，該第2二極管的陰極與上述第3晶體管的集電極連接，該第2二極管的陽極與上述裝置的地線連接。另外，在該情況下，優(yōu)選地，在上述過壓保護裝置中設置電阻，該電阻的第1端與上述第2二極管的陰極連接，該電阻的第2端與上述信號線連接。

根據以上那樣的過壓保護裝置，在通過裝置的控制信號輸出將第1晶體管導通時，信號端子的電壓被限制為將電源電壓與第2晶體管的接合部飽和電壓(vbe)相加后得到的電壓以下，在通過裝置的控制信號輸出將第1晶體管截止時，信號端子的電壓被限制為第2晶體管的接合部飽和電壓(vbe)以下。另外，在將第1晶體管截止時，從電源到電壓保護電路的電力的供給被切斷。

所以，在裝置進行伴隨信號的傳輸動作的通常動作的期間中，將第1晶體管設為導通狀態(tài)時，能夠將信號端子的電壓限制為將電源電壓與第2晶體管的接合部飽和電壓(vbe)相加后得到的電壓以下。另外，在對裝置的電源端子沒有供給電源電壓的期間中，第1晶體管為截止狀態(tài)，因此，信號端子的電壓被限制為不會變成第2晶體管的接合部飽和電壓(vbe)的電壓以上。

因此，在這些期間中，能夠將信號端子的電壓限制為將電源端子的電壓與第2晶體管的接合部飽和電壓(vbe)相加后得到的電壓以下，因此，通過使用適當的接合部飽和電壓(vbe)的第2晶體管，由此，能夠抑制信號端子的電壓脫離到裝置的額定電壓的范圍外。

另外，在處于裝置沒有進行信號的傳輸動作的待機狀態(tài)時，通過將第1晶體管設定為截止狀態(tài)，由此，能夠將信號端子的電壓限制為不會變成第2晶體管的接合部飽和電壓(vbe)以上且抑制信號端子的電壓脫離到裝置的額定電壓的范圍外，并且，能夠抑制由過壓保護裝置引起的電源的電力的消耗。

發(fā)明效果

如上所述，根據本發(fā)明，無論裝置的電源的導通/截止的狀態(tài)，均能夠從信號線的過壓中保護使用信號線來傳輸信號的裝置。

附圖說明

圖1是表示本發(fā)明的第1實施方式涉及的處理裝置的構成的框圖。

圖2是表示本發(fā)明的第1實施方式涉及的保護電路的構成的電路圖。

圖3是表示本發(fā)明的第1實施方式涉及的保護電路的動作的圖。

圖4是表示本發(fā)明的第2實施方式涉及的處理裝置的構成的框圖。

圖5是表示本發(fā)明的第2實施方式涉及的保護電路的構成的電路圖。

圖6是表示本發(fā)明的第2實施方式涉及的保護電路的動作的圖。

圖7是表示以往的過壓保護的技術的圖。

符號說明

1…處理裝置，11…電源電路，12…處理器，13…保護電路，121…電源端子，122…通信用端子，500…達林頓連接電路，d、d1、d2…二極管，r、r1、r2、r3…電阻，q、q1、q2、q3…晶體管。

具體實施方式

以下，對本發(fā)明的實施方式進行說明。

首先，對第1實施方式進行說明。

圖1表示本第1實施方式涉及的處理裝置的構成。

處理裝置是例如搭載于汽車的電子設備，是在與其他處理裝置之間，使用信號線sl來傳輸信號、數據的裝置。

進而，如圖所示，處理裝置1具備電源電路11、處理器12以及保護電路13。

電源電路11從外部電源vcc生成內部電源vdd并供給到處理裝置1的各部分。另外，外部電源例如是汽車的電池。

處理器12是進行微型計算機等的數據處理的裝置，通過被供給到電源端子121的電源vdd進行動作，從通信用端子122發(fā)送信號，或者，以通信用端子122接收信號。

保護電路13配置于用于與其他處理裝置1的通信的通信線cl與連接于處理器12的通信用端子122的內部信號線sl之間，連接通信線cl與內部信號線sl，并且從通信線cl的過壓中保護處理器12。

隨后，圖2表示保護電路13的構成。

如圖所示，保護電路13具備：在連接于處理器12的通信用端子122的內部信號線sl與通信線cl之間串聯(lián)連接的電流限制用的電阻r；陰極與內部信號線sl連接，陽極與地線gnd連接的二極管d；以及基極與處理器12的電源端子121連接，發(fā)射極與內部信號線sl連接，集電極與地線gnd連接的pnp型的晶體管q。

根據這樣的保護電路13，如圖3a所示，在電源vdd為導通的狀態(tài)且電壓v1的電源被供給到處理器12的電源端子121時，若對通信線cl施加過壓，則內部信號線sl的電壓上升，晶體管q的發(fā)射極的電位變得比基極的電位v1大晶體管q的接合部飽和電壓vbe以上。另外，所謂接合部飽和電壓vbe是在晶體管中流動有基極電流時的、發(fā)射極-集電極間電壓，不管基極電流的大小，成為幾乎恒定。

進而，在發(fā)射極的電位變得比基極的電位v1大晶體管q的接合部飽和電壓vbe以上時，基極電流ib流動，從內部信號線sl起，電流通過晶體管q的發(fā)射極、集電極向地線gnd流動。進而，此時，內部信號線sl的電位被鉗位成v1+vbe。

因此，在電源vdd為導通的狀態(tài)時，被施加于通信線cl的電壓被限制成不超過v1+vbe。

所以，通過使用帶有適當的vbe的值的晶體管作為晶體管q，由此，能夠抑制額定電壓的范圍外的過壓被施加于處理器12。

另外，根據這樣的保護電路13，如圖3b所示，在電源vdd為截止的狀態(tài)，即，被供給到處理器12的電源端子121的電源vdd為0v的狀態(tài)下，若對通信線cl施加過壓，內部信號線sl的電壓上升，晶體管q的發(fā)射極的電位變得比0v大晶體管q的接合部飽和電壓vbe以上，則基極電流ib流動，從內部信號線sl起，電流通過晶體管q的發(fā)射極、集電極向地線gnd流動。進而，此時，內部信號線sl的電位被鉗位成0v+vbe。

因此，在電源vdd為截止的狀態(tài)時，被施加于通信線cl的電壓被限制為不超過vbe。

所以，通過使用帶有適當的vbe的值的晶體管作為晶體管q，由此，即使電源vdd為截止時，也能夠抑制額定電壓的范圍外的過壓被施加于處理器12。

另外，根據這樣的保護電路13，如圖3c所示，在對通信線cl施加比地線gnd更低的電壓的情況下，內部信號線sl經由二極管d與地線gnd連接，內部信號線sl的電位被維持成從地線gnd的電位減去二極管d的正向電壓vf后得到的電位。

以上，對本發(fā)明的第1實施方式進行說明。

以下，對本發(fā)明的第2實施方式進行說明。

圖4表示本第2實施方式涉及的處理裝置1的構成。

如圖所示，第2實施方式涉及的處理裝置1的構成僅在圖1所示的第1實施方式涉及的處理裝置1的構成、以及從處理器12到保護電路13連接著控制線cnt這點上不同。另外，在本第2實施方式中，處理器12具備進行通常的動作的通常動作模式和以低消耗電力進行動作的待機模式來作為動作模式，該通常的動作包括經由信號線cl的信號的傳輸。

圖5表示本第2實施方式涉及的保護電路13的構成。

如圖所示，保護電路13具備：電流限制用的第1電阻r1；第2電阻r2；第3電阻r3；第1二極管d1；第2二極管d2；第1晶體管q1；第2晶體管q2；以及第3晶體管q3。

在此，第1電阻r1被串聯(lián)連接于與處理器12的通信用端子122連接的內部信號線sl與通信線cl之間。另外，第1二極管d1的陰極與內部信號線sl連接，陽極與地線gnd連接。

另外，第1晶體管q1是pnp型的晶體管，發(fā)射極與處理器12的電源端子121連接，基極連接有來自處理器12的控制線cnt，集電極連接有第2二極管d2的陽極。

進而，第2電阻r2的第1端與第2二極管d2的陰極連接，第2端與地線gnd連接。

第2晶體管q2是pnp型的晶體管，基極與第2二極管d2的陰極以及第2電阻r2的第1端連接，發(fā)射極與內部信號線sl連接。

第3電阻r3的第1端與第2晶體管q2的集電極連接，第2端與地線gnd連接。

進而，第3晶體管q3是npn型的晶體管，基極與第2晶體管q2的集電極以及第3電阻r3的第1端連接，集電極與內部信號線sl連接，發(fā)射極與地線gnd連接。

在此，第2晶體管q2、第3電阻r3以及第3晶體管q3形成達林頓連接電路500。

如圖6a所示，在電源vdd為導通的狀態(tài)下，將電壓v1的電源供給到處理器12的電源端子121，在處理器12處于通常動作模式時，處理器12對控制線cnt施加將第1晶體管q1維持成導通狀態(tài)的信號。

由此，在保護電路13中，經由被控制為導通狀態(tài)的第1晶體管q1、第2二極管d2，對第2晶體管q2的基極施加電位v1-vf的電壓。在此，vf是第2二極管vf的正向電壓。

進而，在該狀態(tài)下，對通信線cl施加過壓時，內部信號線sl的電壓上升，第2晶體管q2的發(fā)射極的電位變得比基極的電位v1-vf大第2晶體管q2的接合部飽和電壓vbe以上。

進而，在變得比基極的電位v1-vf大第2晶體管q2的接合部飽和電壓vbe以上時，在第2晶體管q2中流動基極電流ib，從內部信號線sl起，電流通過第2晶體管q2的發(fā)射極、集電極以及第3電阻r3向地線gnd流動，第3電阻r3的第1端的電位被施加于第3晶體管q3。

進而，由此，第3晶體管q3的基極的電位變得比發(fā)射極的電位大第3晶體管q3的接合部飽和電壓vbe以上，從內部信號線sl起，電流通過第3晶體管q3的集電極、發(fā)射極向地線gnd流動。

進而，此時，將第2晶體管q2的接合部飽和電壓vbe設為vbe_q2，內部信號線sl的電位被鉗位成v1-vf+vbe_q2。

因此，在電源vdd為導通的狀態(tài)，并且，處理器12的動作模式為通常動作模式時，被施加于通信線cl的電壓被限制為不超過v1-vf+vbe_q2。

所以，通過使用帶有適當的vbe的值的晶體管作為第2晶體管q2，使用帶有適當的vf的值的二極管作為第2二極管d2，由此，能夠抑制額定電壓的范圍外的過壓被施加于處理器12。

尤其是，為了第2二極管d2的vf與第2晶體管q2的vbe一致，通過選定作為第2晶體管q2而使用的晶體管、以及作為第2二極管d2而使用的二極管，由此，被施加于通信線cl的電壓成為v1-vf+vbe_q2＝v1，能夠設為內部信號線sl的電壓不超過電源vdd的電壓v1。

另外，根據這樣的保護電路13，使用hfe(放大率)大的達林頓連接電路500，作為從內部信號線sl起，將電流拉到地線gnd的電路，因此，能夠將電源vdd為導通的狀態(tài)并且處理器12的動作模式為通常動作模式時的、基于保護電路13的、電源vdd的電力消耗抑制得較小，并且能夠將第1電阻r1的電阻值設定得較小，能夠進行使用了通信線cl的高速的通信。

隨后，如圖6b所示，電源vdd為導通的狀態(tài)，將電壓v1的電源供給到處理器12的電源端子121，在處理器12處于待機模式時，處理器12將輸出到控制線cnt的信號設為將第1晶體管q1維持成截止狀態(tài)的信號。

由此，在保護電路13中，第1晶體管q1為截止狀態(tài)，第2晶體管q2的基極的電位通過第2電阻r2被下拉到地線gnd，成為0v。

進而，在該狀態(tài)下，對通信線cl施加過壓時，內部信號線sl的電壓上升，第2晶體管q2的發(fā)射極的電位變得比0v大第2晶體管q2的接合部飽和電壓vbe以上。

進而，在第2晶體管q2的發(fā)射極的電位變得比0v大第2晶體管q2的接合部飽和電壓vbe以上時，在第2晶體管q2中流動基極電流ib，從內部信號線sl起，電流通過第2晶體管q2的發(fā)射極、集電極以及第3電阻r3向地線gnd流動，第3電阻r3的第1端的電位被施加于第3晶體管q3。

進而，由此，第3晶體管q3的基極的電位變得比發(fā)射極的電位大第3晶體管q3的接合部飽和電壓vbe以上，從內部信號線sl起，電流通過第3晶體管q3的集電極、發(fā)射極向地線gnd流動。

進而，此時，將第2晶體管q2的接合部飽和電壓vbe設為vbe_q2，內部信號線sl的電位被鉗位成0v+vbe_q2。

因此，在電源vdd為導通的狀態(tài)，并且，處理器12的動作模式為待機模式時，內部信號線sl的電壓被限制為不超過vbe_q2。

另外，在處理器12的動作模式為待機模式時，不進行使用了通信線sl的通信。另外，使用hfe(放大率)大的達林頓連接電路500作為將電流拉到地線gnd的電路，因此，在第2電阻r2流動的第2晶體管q2的基極電流小，第2電阻r2的第1端被維持成大致0v。

所以，通過使用帶有適當的vbe的值的晶體管作為第2晶體管q2，由此，在電源vdd為導通的狀態(tài)，并且，處理器12的動作模式為待機模式時，能夠抑制額定電壓的范圍外的過壓被施加于處理器12。

另外，根據這樣的保護電路13，電源vdd在導通的狀態(tài)下供給電壓v1的電源，處理器12處于待機模式時，能夠將第1晶體管q1控制為截止狀態(tài)，并且能夠將基于保護電路13的電源vdd的電力的消耗設為0。

隨后，電源vdd為截止的狀態(tài)，即，被供給到處理器12的電源端子121的電源vdd為0v，或者處理器12的電源端子121沒有與電源vdd連接的狀態(tài)下的保護電路13的動作與圖5b所示的電源vdd為導通的狀態(tài)并且處理器12的動作模式為待機模式時的動作相同，內部信號線sl的電壓被限制為不超過vbe_q2。

隨后，在這樣的保護電路13中，如圖6c所示，在對通信線cl施加比地線gnd更低的電壓的情況下，經由第1二極管d1，內部信號線sl與地線gnd連接，內部信號線sl的電位被維持成從地線gnd的電位減去第1二極管d1的正向電壓vf_d1后得到的電位。

以上，對本發(fā)明的實施方式進行了說明。