專利名稱：一種soc芯片的低功耗電源網絡設計方法
技術領域：
本發(fā)明涉及低功耗SOC芯片的電源網絡設計方法與實現結構。
技術背景
在當今消費類SOC芯片設計中，功耗正逐漸成為成功芯片的衡量標準，系統的待機時間也在逐漸成為關乎產品成敗的決定性因素之一。
隨著集成電路生產向深亞微米工藝的邁進，泄漏功耗所占芯片總功耗的比例逐漸增加，這也使得越來越多的設計使用關斷電源網絡的方式來降低泄漏功耗。針對這一情況， 本文提出了一種低功耗電源網絡設計方法與結構，通過這種設計方法來有效降低芯片泄漏功耗，并且提高設計效率。發(fā)明內容
本發(fā)明提出了一種SOC低功耗電源網絡設計結構，該結構采用一個PMU模塊在芯片切換過程中，通過控制LDO使能來控制開啟和關斷各電源網絡的方式，來減小SOC芯片的泄漏功耗。
芯片中PMU使用一個常開的電源網絡供電，除PMU外其它core電源都使用片內 LDO供電，IO電壓來自芯片外部常開電源，LDO輸入電源來自片外DC-DC輸出。芯片根據不同的LDO供電網絡劃分為多個電源域。PMU通過控制片內LDOO使能來控制開啟和關斷各電源網絡。
在芯片測試模式下，為了方便各種測試順利進行，片內各LDO處于開啟狀態(tài)，使各電源域的電源網絡全部開啟，完成芯片測試。這些測試包括掃描鏈測試，存儲器BIST測試， 模擬電路BIST測試等。
在芯片工作模式下，芯片復位時，芯片內所有LDO處于關斷狀態(tài)，即除PMU外的所有電源域電源網絡的電源都被關斷，同時通過芯片管腳關閉片外的DC-DC輸出，即關閉LDO 輸入電源，以保證芯片在復位時具有極低的泄漏功耗。復位被釋放后，PMU逐步使能個電源網絡的LD0，為其它電源域電源網絡的開啟供電，并將芯片切換至進入正常工作狀態(tài)。
工作過程中，PMU根據軟件配置，切換芯片工作狀態(tài)，同時控制其它電源網絡的 LDO使能，關斷不需要工作的電路電源，開啟需要工作的電路電源，從而達到優(yōu)化SOC芯片功耗的目的。此時被關斷電源域的IO單元的core電源也被關閉，但PMU不能關閉IO單元的I/O電源，因此需要使用特殊的IO單元避免這種情況下出現大的crowbar電流。
PMU在控制各電源域電源網絡關斷時，注意為沒有被關斷的電源域模塊輸入提供隔離使能信號，當存在關斷電源域信號輸入到未關斷電源域的數字信號時，未關斷電源域的隔離使能信號被設置為有效。
為了使一個復雜的包含多電源域子模塊硬模塊集成后，可以通過PMU控制其不同電源域子模塊分別關斷，每個子模塊對其輸入數字信號做好隔離，隔離使能控制端從模塊頂層引出，并最終由PMU控制。
圖1是芯片電源網絡示意圖。
圖2是一個存在多電源域的硬模塊電路內部實現隔離的電路示意圖。
具體實施方式
以下以一個無線局域網SOC芯片低功耗電源網絡設計結構為例，說明本發(fā)明方法與結構。芯片外部輸入常開3. 3V電壓為芯片IO以及模擬模塊供電，輸入常開1. 2V電壓單獨為PMU供電，DC-DC輸出1. 5V電壓為芯片內部LDO供電，當所有LDO使能置為無效時，該 1.5V電壓也被關斷以降低LDO漏電。芯片內部LDO輸出1. 2V電源為除PMU外其它電源域的電源網絡供電。
芯片電源域劃分
根據LDO供電的不同，芯片劃分為4個電源域(見圖1)，各部分分別說明如下
PMU電源域(PDl)常開電源域，包括Power Management Unit模塊。該電源域電源工作中一直保持開啟，并在工作中根據不同的工作狀態(tài)可以控制其它電源域電源網絡的開啟與關斷。
H0ST_IF 電源域(PD2)可關斷數字電源域，包括Host Interface 與 Clock Gating Control 模塊；
BBP電源域(PD3)可關斷數字電源域，包括Processor與Baseband Subsystem模塊；
RF電源域(PD4)可關斷模擬電源域，包括RF & AD/DA subsystem模塊。
對于RF & AD/DA subsystem模塊，其設計復雜度較高，內部存在多個電源域，分別使用不同的LDO供電。在設計中，作為一個硬模塊集成到SOC芯片中。在芯片不同的工作狀態(tài)中，RF內部各電源域對應的模塊不需要同時工作，因此PMU可以通過控制開關各電源域的LDO來控制是否開啟對應模塊電源網絡，來降低芯片工作功耗。
不同電源域之間接口信號的處理
當某電源域電源關斷時，其輸出數字信號會處于浮空狀態(tài)，如果此信號輸入到任意開啟電源域，會在開啟電源域內產生較大的漏電，因此應該在該開啟電源域做信號隔離， 隔離使能信號由PMU提供。
為了避免RF & AD/DA subsystem模塊內部不同電源域子模塊之間在電源關斷時浮空信號的相互影響，使用如下方式處理子模塊之間的信號(如圖2)
如果子模塊A到子模塊B存在輸出信號，假設可能存在A電源關斷，B電源開啟的狀態(tài)，則在B中對從A輸入的信號進行隔離，該隔離使能信號將受B端口信號控制；反之亦然。集成時，由于隔離信號已經存在于模塊的頂層，因此PMU可以在控制開啟和關斷A或B 模塊電源的同時，控制是否需要使能隔離信號。
芯片正常工作時的電源網絡設計
在芯片工作模式下，芯片復位時，芯片內所有LDO處于關斷狀態(tài)，除PMU外的所有電源域電源網絡的電源都被關斷。為保證芯片在復位時具有低的泄漏功耗，進一步通過輸出控制端口關閉片外的1. 5V電源輸入，以消除此狀態(tài)下LDO的漏電。片外1. 5V電源來自DC-DC電源器件的輸出，復位情況下，芯片通過控制該DC-DC使能端，來關閉1. 5V電源輸入。 復位被釋放后，PMU逐步打開片內LD0，為其它電源域電源網絡的開啟供電，芯片進入正常工作模式。
PMU根據芯片所處的工作狀態(tài)，選擇關閉部分LD0，降低功耗。此時被關斷電源域的IO單元的core電源也被關閉，但PMU不能關閉IO單元的IO電源(3. 3V電源)，因此需要使用特殊的IO單元，避免該IO單元在core電源關閉，IO電源開啟的情況下出現大的 crowbar 電流。
PMU在控制各電源域電源網絡關斷時，注意為沒有被關斷的電源域模塊輸入提供隔離使能信號，當存在關斷電源域信號輸入到未關斷電源域的數字信號時，未關斷電源域的隔離使能信號被設置為有效。
芯片測試過程中的電源網絡設計
芯片測試過程中，保證被測試電路處于電源開啟狀態(tài)以順利完成測試，因此當測試使能信號有效時，PMU輸出的LDO使能信號被置有效，電源域之間的隔離信號被置無效。
以上公開的僅為本發(fā)明的一個具體實施例，但本發(fā)明的保護范圍并不局限于此， 任何本領域的技術人員能思之的變化都應落在本發(fā)明的保護范圍內。
權利要求
1.一種SOC芯片低功耗電源網絡設計方法，將芯片劃分為多個電源域，其特征在于，各電源域通過芯片中的低壓差線性穩(wěn)壓器LDO供電，通過電源管理模塊PMU，直接控制LDO的開關來控制芯片中除PMU電源域外所有其它電源域電源的開啟與關斷。
2.如權利1要求所述的一種SOC芯片低功耗電源網絡設計方法，其特征在于，LDO的輸入電源來自片外DC-DC的輸出，在芯片正常工作狀態(tài)下，復位有效時，芯片內所有LDO處于關斷狀態(tài)，除PMU外的所有電源域電源網絡的電源都被關斷，同時通過芯片管腳關閉片外的DC-DC輸出，即關閉LDO輸入電源，進一步降低芯片復位電流。
3.如權利1要求所述的一種SOC芯片低功耗電源網絡設計方法，其特征在于，PMU在控制其它電源域電源開啟或關斷的同時，當存在關斷電源域信號輸入到未關斷電源域的數字信號時，未關斷電源域的隔離使能信號被設置為有效，對于存在不同時開啟和關斷的多個電源域的硬模塊，其子模塊的供電使能與隔離使能信號都從模塊頂層引出，由PMU統一完成控制。
4.如權利1要求所述的一種SOC芯片低功耗電源網絡設計方法，其特征在于，除PMU 外的其它電源域中IO單元的core電源使用可關斷的LDO供電，使用帶有上電控制的IO單元，避免該IO單元在core電源關閉，IO電源開啟的情況下出現大的crowbar電流。
5.如權利1要求所述的一種SOC芯片低功耗電源網絡設計方法，其特征在于，芯片測試模式下，芯片復位后芯片內各個LDO處于開啟狀態(tài)，直接開啟測試需要的所有電源網絡，避免在測試復位狀態(tài)下測試電路的電源域被關斷，完成芯片測試。
全文摘要
本發(fā)明公開一種SOC芯片低功耗電源網絡設計方法。該方法通過控制電源器件，完成芯片不同電源網絡開啟和關斷的控制，有效的降低了芯片復位電流，優(yōu)化了芯片正常工作功耗，同時，本發(fā)明給出一種硬模塊的低功耗設計方法，該方法方便了系統電源網絡設計，簡化了芯片正常工作和測試過程中的電源控制。
文檔編號H02M1/36GK102545574SQ20101062231
公開日2012年7月4日 申請日期2010年12月27日 優(yōu)先權日2010年12月27日
發(fā)明者劉鵬, 周卓, 趙彥光 申請人:北京中電華大電子設計有限責任公司