低功耗sram芯片位線的設計方法及電路結構的制作方法
【技術領域】
[0001]本發(fā)明涉及低功耗SRAM芯片中減少位線充放電功耗的設計方法，用電容將SRAM芯片位線上的電荷收集起來，再應用電荷泵原理將收集的電荷重新轉移到位線上，減少位線充放電的功耗。
【背景技術】
[0002]SRAM,是英文Static RAM的縮寫，B卩靜態(tài)隨機存儲器(Static Random AccessMemory) 0它具有靜態(tài)存取的功能，不需要刷新電路就能保存內(nèi)部存儲的數(shù)據(jù)。而DRAM，動態(tài)隨機存儲器(Dynamic Random Access Memory)每隔一段時間，要刷新充電一次,否則內(nèi)部的數(shù)據(jù)即會消失，因此SRAM具有較高的性能，但是SRAM也有它的缺點，即它的集成度較低，相同容量的DRAM內(nèi)存可以設計為較小的體積，但是SRAM卻需要很大的體積，且功耗較大。
[0003]由于SRAM的這些特點，它的應用主要有兩種。一種是置于CPU與主存間的高速緩存，它有兩種規(guī)格:一種是固定在主板上的高速緩存(Cache Memory);另一種是插在卡槽上的C0AST(Cache OnA Stick)擴充用的高速緩存。第二種是CPU內(nèi)部的告訴緩存，為了加速CPU內(nèi)部數(shù)據(jù)的傳送，自Intel公司的80486CPU起，在CPU的內(nèi)部設計有高速緩存，到了奔騰(Pentium)系列時，Intel又對高速緩存分級，就有了所謂的一級高速緩存(LevelICache,通常簡稱LICache)和二級高速緩存(Level 2Cache,通常簡稱L2Cache)。之后安騰(Itanium)處理器又采用了三級高速緩存(Level3Cache,通常簡稱L3Cache)的概念。隨著多核時代的到來，CPU并行處理數(shù)據(jù)的能力不斷增強，它對高速緩存的容量有著更強的需求和依賴，Intel酷睿(Core)系列4核的CPU就有8M的L3Cache。集成在芯片內(nèi)部的高性能、大容量SRAM已成為構建高性能CPU的基礎，它是芯片面積的最大組成部分。隨著CPU處理能力的不斷增強，SRAM所占全芯片面積比例甚至將會進一步提高。
[0004]目前應用最為廣泛的SRAM系統(tǒng)由:單元陣列、譯碼器、靈敏放大器、讀寫控制電路組成，其中單元陣列是最主要、面積最大的部分，圖1為現(xiàn)有技術中6管基本單元組成的SRAM電路示意圖，如圖1所示，陣列中的每個基本單元由6個晶體管組成。除了這種傳統(tǒng)的6管單元外，針對不同應用還有8管等其他基本單元結構，但總的來說傳統(tǒng)6管單元在SRAM中占主導。
[0005]結合圖1，在由6管基本單元組成的SRAM陣列中，功耗的最主要來源是位線的充放電。由于SRAM的容量很大，陣列的面積相應就很大，一根位線連接一整列的6管基本單元。每個基本單元都有一個NM0S晶體管的源極連接到位線上，由于一列中的單元數(shù)量眾多，所以位線的電容非常大；位線自身的長度很大，寄生電容電阻也相應很大。同理，SRAM陣列中字線的電容電阻也很大，也是功耗的主要消耗者，但是一次寫操作，只有1根字線發(fā)生翻轉，而一個32bit的SRAM，一次寫操作，將有32根位線發(fā)生翻轉。而就位線本身來說，其單次寫操作的功耗大于讀操作的功耗。因為寫操作時預充電為高的位線，將做1到0的全擺幅翻轉；而讀操作時，由于靈敏放大器的存在，位線不需要全擺幅翻轉。所以減少SRAM寫操作時位線的充放電，將是減少SRAM整體功耗的有效途徑。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是為了降低SRAM寫操作時位線的功耗。
[0007]本發(fā)明的目的可以通過以下技術方案來實現(xiàn):提供一種低功耗SRAM芯片位線的設計方法，所述設計方法基于電荷泵技術，包括:
[0008]1) SRAM單元位線連接電荷泵電路；
[0009]2)在寫操作時，先將所述SRAM單元位線上需要泄放電荷收集到所述電荷泵電路中；
[0010]3)寫操作完成后，利用電荷泵電路獲得高電壓，將所述電荷泵電路收集到的泄放電荷重新轉移到所述SRAM單元位線上。
[0011]進一步的，所述SRAM單元為采用2根位線寫入。
[0012]可選的，所述電荷泵電路所述的電荷泵電路包括若干電容和若干開關，其中
[0013]在寫操作時，若干電容與一根位線并聯(lián)，一根位線對電容進行充電；數(shù)據(jù)寫入后，若干電容串聯(lián)后與一根位線相連，對一根位線完成充電；充電后完成寫操作。
[0014]較佳的，所述的電荷泵電路包括:第一電容、第二電容、第三電容、第一開關、第二開關、第三開關、第四開關、第五開關以及第六開關；其中，所述第一電容的兩端與第一節(jié)點和第四節(jié)點相連，所述第一節(jié)點同時接入所述SRAM的位線；所述第二電容的兩端與第二節(jié)點和第五節(jié)點相連；所述第三電容的兩端與第三節(jié)點和地線相連；所述第一開關的兩端與第一節(jié)點和第二節(jié)點相連；所述第二開關的兩端與第二節(jié)點和第三節(jié)點相連；所述第三開關的兩端與第二節(jié)點和第四節(jié)點相連；所述第四開關的兩端與第三節(jié)點和第五節(jié)點相連；所述第五開關的兩端與第四節(jié)點和地線相連；所述第六開關的兩端與第五節(jié)點和地線相連。
[0015]可選的，所述SRAM單元為6管基本單元。
[0016]本發(fā)明還提供一種低功耗SRAM芯片位線的電路結構，所述電路結構基于電荷泵技術，包括SRAM單元和與SRAM單元位線連接的電荷泵電路,其中所述的電荷泵電路包括:
[0017]第一電容、第二電容、第三電容、第一開關、第二開關、第三開關、第四開關、第五開關以及第六開關；其中，所述第一電容的兩端與第一節(jié)點和第四節(jié)點相連，所述第一節(jié)點同時接入所述SRAM的位線；所述第二電容的兩端與第二節(jié)點和第五節(jié)點相連；所述第三電容的兩端與第三節(jié)點和地線相連；所述第一開關的兩端與第一節(jié)點和第二節(jié)點相連；所述第二開關的兩端與第二節(jié)點和第三節(jié)點相連；所述第三開關的兩端與第二節(jié)點和第四節(jié)點相連；所述第四開關的兩端與第三節(jié)點和第五節(jié)點相連；所述第五開關的兩端與第四節(jié)點和地線相連；所述第六開關的兩端與第五節(jié)點和地線相連。
[0018]進一步的，所述SRAM單元為采用2根位線寫入。
[0019]可選的，在寫操作時，第一電容、第二電容和第三電容與一根位線并聯(lián)，一根位線對電容進行充電；數(shù)據(jù)寫入后，第一電容、第二電容和第三電容串聯(lián)后與一根位線相連，對一根位線完成充電；充電后完成寫操作。
[0020]可選的，所述SRAM單元在寫操作時，先將所述SRAM單元位線上需要泄放電荷收集到所述電荷泵電路中；寫操作完成后，利用電荷泵電路獲得高電壓，將所述電荷泵電路收集到的泄放電荷重新轉移到所述SRAM單元位線上。
[0021]可選的，所述SRAM單元為6管基本單元。
[0022]與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點:
[0023]1)重復利用了 SRAM寫操作時位線上的電荷,將傳統(tǒng)SRAM寫操作時將要泄放掉的電荷通過電荷泵收集起來，再次轉移回位線。
[0024]2)降低了 SRAM寫操作時位線的功耗，寫操作時位線的功耗是SRAM功耗的最大組成部分，因此降低了 SRAM的整體功耗。
【附圖說明】
[0025]圖1為現(xiàn)有技術中6管基本單元組成的SRAM電路示意圖；
[0026]圖2為本發(fā)明一實施例中電荷泵電路示意圖；
[0027]圖3為本發(fā)明一實施例中低功耗SRAM芯片在寫操作時信號時序圖；
[0028]圖4為本發(fā)明一實施例中電荷泵電路收集電荷狀態(tài)電路示意圖；
[0029]圖5為本發(fā)明一實施例中電荷泵電路對位線充電狀態(tài)電路示意圖。
【具體實施方式】
[0030]以下結合附圖和具體實施例對本發(fā)明提出的SRAM芯片的位線上應用電荷泵技術的設計方法和電路結構作進一步詳細說明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0031]下面結合附圖和具體實施例對本發(fā)明進行詳細說明。
[0032]本發(fā)明針對寫操作時SRAM的位線，提出了應用電荷泵原理將位線電荷收集起來再產(chǎn)生高電壓將電荷轉移回位線的方法。
[0033]本發(fā)明提供一種低功耗SRAM芯片位線的設計方法，所述設計方法基于電荷泵技術，包括:
[0034]1) SRAM單元位線連接電荷泵電路；
[0035]2)在寫操作時，先將所述SRAM單元位線上需要泄放電荷收集到所述電荷泵電路中；
[0036]3)寫操作完成后，利用電荷泵電路獲得高電壓，將所述電荷泵電路收集到的泄放電荷重新轉移到所述SRAM單元位線上。
[0037]進一步的，所述SRAM單元為采用2根位線寫入。在可選的實施例中，所述電荷泵電路所述的電荷泵電路包括若干電容和若干開關，其中在寫操作時，若干電容與一根位線并聯(lián)，一根位線對電容進行充電；數(shù)據(jù)寫入后，若干電容串聯(lián)后與一根位線相連，對一根位線完成充電；充電后完成寫操作。
[0038]圖2為本發(fā)明一實施例中電荷泵電路示意圖，結合圖2，在較佳的實施例中，所述的電荷泵電路包括:第一電容C1、第二電容C2、第三電容C3和第一開關S3、第二開關S4、第三開關S5、第四開關S6、第五開關S7和第六開關S8 ;其中，所述第一電容C1的兩端與第一節(jié)點Node 1和第四節(jié)點Node 4相連,所述第一節(jié)點Node 1同時接入所述SRAM的位線；所述第二電容C