一種適用于mems應用的超低功耗ldo電路的制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體制造工藝，具體而言涉及一種適用于MEMS應用的超低功耗LD0 電路。
【背景技術】
[0002] 低壓差穩(wěn)壓器（LD0)電路使用在其線性區(qū)域內(nèi)運行的雙極晶體管或M0S陽T，從應 用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓，從而為MEMS(微電子機械系 統(tǒng)）電路提供穩(wěn)定的工作電源。
[000引如圖1A所示，現(xiàn)有的LD0包括偏置電路101、帶隙基準電壓產(chǎn)生電路（BGR) 102、 運算放大器103、輸出級、片外電容104五部分。偏置電路101為運算放大器103提供偏置 電壓，BGR102為運算放大器103的同相輸入端提供基準電壓，運算放大器103將輸出電壓 Vout經(jīng)過取樣電阻R1、R2的分壓和基準電壓進行比較，將二者的差值放大后輸出到輸出 級，控制輸出級中的串聯(lián)調(diào)整管P的壓降，從而穩(wěn)定輸出電壓Vout。當輸出電壓Vout降低 時，基準電壓與輸出電壓Vout經(jīng)過取樣電阻R1、R2的分壓的差值增加，運算放大器103輸 出的驅(qū)動電壓降低，從而使輸出電壓Vout升高。相反，若輸出電壓Vout超過所需要的設定 值，運算放大器103輸出的驅(qū)動電壓升高，從而使輸出電壓Vout降低。所述輸出級還包括 由取樣電阻R1和R2組成的串聯(lián)結(jié)構(gòu)，該串聯(lián)結(jié)構(gòu)的一端連接至串聯(lián)調(diào)整管P的漏極，另一 端連接至接地端。運算放大器103的反饋回路的一端連接至取樣電阻R1和R2之間的反饋 點，為其提供一個穩(wěn)定電平。片外電容104的一端連接至電壓Vout的輸出端，另一端連接 至接地端，其通常由電容C和等效寄生電阻R組成的串聯(lián)結(jié)構(gòu)構(gòu)成，起到穩(wěn)定補償?shù)淖饔谩?br>[0004] 對于BGR102而言，其包含一個運算放大電路，如圖1B所示，該運算放大電路包含 一個運算放大器A，H個M0S管M1、M2和M3,W及H個雙極晶體管B1、B2和B3。因此，BGR102 需要消耗大量電流。此外，LD0-般和MEMS形成在同一個芯片100中，LD0的高功耗特性不 能滿足MEMS的低功耗要求。由于負載電流的不穩(wěn)定，出于電路穩(wěn)定性的考量，需要在芯片 100之外形成片外電容104,根據(jù)不同的負載電流而采用不同的電容，因而與MEMS電路全集 成（即整個電路的各個組成部分形成于同一個芯片）的要求不符。
[0005] 因此，需要提出具有新型電路結(jié)構(gòu)的LD0,W解決上述問題。

【發(fā)明內(nèi)容】

[0006] 針對現(xiàn)有技術的不足，本發(fā)明提供一種適用于MEMS應用的超低功耗LD0電路，其 特征在于，包括穩(wěn)定電壓電路（201)、運算放大器（203)、米勒補償結(jié)構(gòu)（202)、第一電容補 償Cs、第二電容補償Co和輸出級，其中，所述輸出級包括串聯(lián)調(diào)整管PW及由取樣電阻R1 和R2組成的串聯(lián)結(jié)構(gòu)，所述串聯(lián)結(jié)構(gòu)的一端連接至電壓Vout的輸出端，另一端連接至接地 端，所述串聯(lián)調(diào)整管P的柵極連接至所述運算放大器（203)的輸出端，源極連接至電壓Vin 的輸入端，漏極連接至所述電壓Vout的輸出端；所述穩(wěn)定電壓電路（201)為所述運算放大 器（203 )提供偏置電壓，為運算放大器（203 )的同相輸入端提供基準電壓；所述運算放大器 (203)的反饋回路的一端連接至所述取樣電阻R1和R2之間的反饋點，提供一個穩(wěn)定電平； 所述米勒補償結(jié)構(gòu)（202)的一端連接至所述運算放大器（203)的輸出端，另一端連接至所 述電壓Vout的輸出端；所述第一電容補償Cs的一端連接至所述電壓Vout的輸出端，另一 端連接至所述取樣電阻R1和R2之間的反饋點；所述第二電容補償Co的一端連接至所述電 壓Vout的輸出端，另一端連接至所述接地端；所述第一電容補償Cs與所述取樣電阻R1并 聯(lián)，所述第二電容補償Co與所述串聯(lián)結(jié)構(gòu)并聯(lián)，所述第一電容補償Cs和所述第二電容補償 Co與所述米勒補償結(jié)構(gòu)（202)共同發(fā)揮作用，實現(xiàn)穩(wěn)定所述LD0電路的目的。
[0007] 進一步，所述米勒補償結(jié)構(gòu)（202)由串聯(lián)的電容Cm和電阻Rm構(gòu)成，所述電容Cm的 一端連接至所述運算放大器（203)的輸出端，所述電阻Rm的一端連接至所述串聯(lián)調(diào)整管P的漏極。
[000引進一步，在所述LD0電路通過大負載電流時，W所述米勒補償結(jié)構(gòu)（202)和所述第 二電容補償Co的穩(wěn)定補償作用為主；在所述LD0電路通過小負載電流時，W所述第一電容 補償Cs和所述第二電容補償Co的穩(wěn)定補償作用為主。
[000引進一步，所述穩(wěn)定電壓電路（201)包括四個M0S管M1、M2、M3和M4W及一個電阻Rs，其中，所述M0S管Ml和M2構(gòu)成第一電流源，所述Ml和M2的柵極接在一起連接至所述 偏置電壓Vbias的輸出端，所述Ml的源極連接至接地端，所述Ml的漏極連接至所述偏置電 壓Vbias的輸出端，所述M2的源極連接至所述電阻Rs的一端，所述電阻Rs的另一端連接 至接地端，所述M2的漏極連接至所述M3的漏極；所述M0S管M3和M4構(gòu)成第二電流源，所 述M3和M4的柵極接在一起連接至所述M3的漏極，所述M3和M4的源極均連接至所述電壓 Vin的輸入端，所述M4的漏極連接至所述偏置電壓Vbias的輸出端。
[0010] 進一步，所述第一電流源和所述第二電流源互相為參考電流lout,所述電流lout 與所述電壓Vin無關，從而所述偏置電壓Vbias與所述電壓Vin無關。
[0011] 進一步，所述LD0電路與所述MEMS形成于同一個芯片（200)中。
[0012] 進一步，所述運算放大器（203)的電路結(jié)構(gòu)是包括五個版)5管15、16、17、18和19 的CMOS運算放大器電路（204 )，其中，所述M5和M6為NM0S，所述M7和M8為PM0S，所述M9 為NM0S;所述穩(wěn)定電壓電路（201)輸出的所述偏置電壓Vbias分別輸入至所述M5和M9的 柵極，所述M9的源極連接至接地端，所述M9的漏極與所述M5和M6的源極接在一起；所述 M7和M8的柵極接在一起連接至所述M8的漏極，所述M7和M8的源極均連接至所述電壓Vin 的輸入端，所述M7的漏極與所述M5的漏極接在一起引出所述電路（204)的輸出端，所述M8 的漏極與所述M6的漏極接在一起，所述M6的柵極連接至所述取樣電阻R1和R2之間的反 饋點，提供所述穩(wěn)定電平；所述電路（204)的輸出端與所述串聯(lián)調(diào)整管P的柵極和所述米勒 補償結(jié)構(gòu)202中的電容Cm的一端接在一起。
[0013] 根據(jù)本發(fā)明，LD0電路可W很好地滿足MEMS電路的系統(tǒng)全集成的要求。
【附圖說明】
[0014] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。
[0015] 附圖中：
[0016] 圖1A為現(xiàn)有的LD0電路的電路圖；
[0017] 圖IB為圖lA中示出的BGR電路的電路圖；
[001引圖2A為本發(fā)明提出的LD0電路的電路圖；
[0019] 圖2B為圖2A中示出的穩(wěn)定電壓提供源的電路圖；
[0020] 圖2C為圖2A中示出的運算放大器的電路圖的一個示例。
【具體實施方式】
[0021] 在下文的描述中，給出了大量具體的細節(jié)W便提供對本發(fā)明更為徹底的理解。然 而，對于本領域技術人員而言顯而易見的是，本發(fā)明可W無需一個或多個該些細節(jié)而得W 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進 行描述。
[0022] 為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，W便闡釋本發(fā)明提出 的適用于MEMS應用的超低功耗LD0。顯然，本發(fā)明的施行并不限定于半導體領域的技術人 員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了該些詳細描述外，本發(fā) 明還可W具有其他實施方式。
[0023] 應當理解的是，當在本說明書中使用術語"包含"和/或"包括"時，其指明存在所 述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整 體、步驟、操作、元件、組件和/或它們的組合。
[0024] [示例性實施例]
[0025] 為了解決現(xiàn)有的LD0不能滿足MEMS電路的低功耗要求W及需要配置起到穩(wěn)定補 償作用的片外電容不能滿足MEMS電路全集成的要求的問題，本發(fā)明提出一種新型LD0電 路，通過去掉BGR電路、采用與電源電壓無關的偏置來產(chǎn)生穩(wěn)定電壓的電路結(jié)構(gòu)，W及通過 將米勒補償和在輸出電壓Vout的輸出端與取樣電阻之間增加的兩個并聯(lián)電容的補償共存 來滿足大負載電流及小負載電流時電路的穩(wěn)定性要求的方式，使LD0電路更好地滿足MEMS 電路的應用需求。
[002引如圖2A所示，本發(fā)明提出的LD0電路與MEMS電路形成于同一個芯片200中，所述LD0電路包括穩(wěn)定電壓電路201、運算放大器203、米勒補償結(jié)構(gòu)202、第一電容補償Cs、第 二電容補償CoW及輸出級，其中，輸出級包括串聯(lián)調(diào)整管PW及由取樣電阻R1和R2組成 的串聯(lián)結(jié)構(gòu)，該串聯(lián)結(jié)構(gòu)的一端連接至電壓Vout的輸出端，另一端連接至接地端。運算放 大器203的反饋回路的一端連接至取樣電阻R1和R2之間的反饋點，為其提供一個穩(wěn)定電 平。串聯(lián)調(diào)整管P為PM0S，其柵極連接至運算放大器203的輸出端，源極連接至電壓Vin的 輸入端，漏極連接至電壓Vout的輸出端。米勒補償結(jié)構(gòu)202的一端連接至運算放大器203 的輸出端，另一端連接至電壓Vout的輸出端，米勒補償結(jié)構(gòu)202由串聯(lián)的電容Cm和電阻Rm 構(gòu)成，電容Cm的一端連接至運算放大器203的輸出端