在圖1中為了便于圖示而示出了主晶體管的兩個(gè)單獨(dú)可控制區(qū)段，并且因此還示出了感測晶體管的兩個(gè)對(duì)應(yīng)的單獨(dú)可控制區(qū)段。感測晶體管的第一單獨(dú)可控制區(qū)段包括在圖1中標(biāo)記為‘SenseFETl (感測FET1)’的感測晶體管柵極110，并且感測晶體管的第二單獨(dú)可控制區(qū)段包括標(biāo)記為‘SenseFET2(感測FET2)’的感測晶體管柵極112。在一個(gè)實(shí)施例中，感測晶體管的柵極110、112被設(shè)置為與主晶體管的邊緣區(qū)域相比更接近于其中主晶體管趨向于產(chǎn)生更多熱量的主晶體管的中心區(qū)域。
[0020]感測晶體管的每個(gè)單獨(dú)可控制區(qū)段被配置成鏡像流過主晶體管的單獨(dú)可控制區(qū)段中的一個(gè)的電流，并且被連接到與主晶體管的該區(qū)段相同的柵極電極102/104。在圖1中，感測晶體管的第一單獨(dú)可控制區(qū)段(即包括在圖1中標(biāo)記為‘SenseFETl’的柵極110的感測晶體管區(qū)段)被連接到與主晶體管的第一單獨(dú)可控制區(qū)段(即包括在圖1中標(biāo)記為‘PowerFETl’的柵極106的主晶體管區(qū)段)相同的柵極電極102，并且鏡像流過主晶體管的第一區(qū)段的電流。類似地，感測晶體管的第二單獨(dú)可控制區(qū)段(即包括在圖1中標(biāo)記為‘SenseFET2’的柵極112的感測晶體管區(qū)段)被連接到與主晶體管的第二單獨(dú)可控制區(qū)段(即包括在圖1中標(biāo)記為‘PowerFET2’的柵極108的主晶體管區(qū)段)相同的柵極電極104，并且鏡像流過主晶體管的第二區(qū)段的電流。
[0021]用此類配置，感測晶體管的第一單獨(dú)可控制區(qū)段在主晶體管的第一單獨(dú)可控制區(qū)段被激活時(shí)被激活(導(dǎo)通)，感測晶體管的第二單獨(dú)可控制區(qū)段在主晶體管的第二單獨(dú)可控制區(qū)段被激活時(shí)被激活等等。從柵極電極102、104到晶體管的對(duì)應(yīng)柵極106、108、110、112的連接由導(dǎo)電接點(diǎn)114(諸如在圖1中被圖示為虛線框的導(dǎo)電通孔)提供，因?yàn)榻狱c(diǎn)114延伸通過設(shè)置在柵極電極102、104與下層半導(dǎo)體主體100之間的(一個(gè)或多個(gè))電介質(zhì)層，并且因此在圖1中的視圖之外。
[0022]圖2圖示沿著在圖1中標(biāo)記為A-A’的線的感測晶體管的一個(gè)單元的截面視圖。在圖2中用硅技術(shù)圖示感測晶體管單元作為非限制性示例，但是可以用允許將晶體管分段成單獨(dú)可控制區(qū)段的任何半導(dǎo)體技術(shù)來實(shí)現(xiàn)，諸如GaN或其它II 1-氮化物技術(shù)、GaAs、SiC等。主晶體管的單元可以具有與感測晶體管單元相同或類似的構(gòu)造。
[0023]感測晶體管單元包括設(shè)置在形成于半導(dǎo)體主體100中的溝槽200中的柵極110。柵極110控制鄰近于柵極110設(shè)置的晶體管單元的溝道區(qū)202。例如，在硅技術(shù)和垂直晶體管單元的情況下，該單元還可以包括主體區(qū)204、設(shè)置在主體區(qū)204中的源極區(qū)206、鄰近于主體區(qū)204且在其下面的漂移區(qū)208、以及在漂移區(qū)208下面的漏極區(qū)210。源極區(qū)206、漂移區(qū)208和漏極區(qū)210具有相同導(dǎo)電性類型(例如，在nMOS單元的情況下為η型并且在pMOS單元的情況下為P型)。主體區(qū)204具有相對(duì)導(dǎo)電性類型(例如在nMOS單元的情況下為P型并且在pMOS單元的情況下為η型)。溝道區(qū)202位于主體區(qū)204中并且延通過柵極電介質(zhì)212與周圍半導(dǎo)體材料絕緣的柵極110來延伸。在GaN單元中，溝道區(qū)202將是二維空穴或電子氣。在每種情況下，柵極110控制溝道區(qū)202的傳導(dǎo)狀態(tài)。可以在柵極110下面的溝道200的下部中設(shè)置、在與柵極110分離的溝槽中提供或者省略通過場電介質(zhì)216與周圍半導(dǎo)體材料絕緣的場電極214。
[0024]漏極區(qū)210通過被設(shè)置在半導(dǎo)體主體100的底側(cè)上的漏極電極218來接觸。柵極110被柵極電極102和接點(diǎn)114接觸，該接點(diǎn)114通過將柵極電極102從半導(dǎo)體主體100分離的一個(gè)或多個(gè)電介質(zhì)層220從柵極電極102延伸到柵極110。在硅技術(shù)的情況下，(一個(gè)或多個(gè))電介質(zhì)層220可以包括硅氧化物。在GaN技術(shù)的情況下，(一個(gè)或多個(gè))電介質(zhì)層220可以包括硅氮化物。還可以使用其它類型的標(biāo)準(zhǔn)電介質(zhì)材料。
[0025]在每種情況下，主晶體管的第一單獨(dú)可控制區(qū)段包括主晶體管單元的第一組，SP包括具有在圖1中標(biāo)記為‘PowerFETl’的柵極106的單元的主晶體管區(qū)段，并且主晶體管的第二單獨(dú)可控制區(qū)段包括主晶體管單元的第二組，即包括具有在圖1中標(biāo)記為‘ PowerFET2 ’的柵極108的單元的主晶體管區(qū)段。包括在主晶體管單元的第一組中的柵極106被連接到柵極電極102中的第一個(gè)，包括在主晶體管單元的第二組中的柵極108被連接到柵極電極104中的第二個(gè)等等。
[0026]以類似方式，感測晶體管的第一單獨(dú)可控制區(qū)段包括感測晶體管單元中的第一個(gè)，即包括具有在圖1中標(biāo)記為‘SenseFETl’的柵極110的單元的感測晶體管區(qū)段，并且感測晶體管的第二單獨(dú)可控制區(qū)段包括感測晶體管單元中的第二個(gè)，即包括具有在圖1中標(biāo)記為‘SenseFET2’的柵極112的單元的感測晶體管區(qū)段。第一感測晶體管單元的柵極110被連接到第一柵極電極102，第二感測晶體管單元的柵極112被連接到第二柵極電極104等等。這樣，第二晶體管被分段或劃分成與主晶體管相同數(shù)目的單獨(dú)可控制區(qū)段。同樣地，感測晶體管的導(dǎo)通電阻(Ron_sense)與主晶體管的導(dǎo)通電阻(Ron_main)的比(Ron_sense/Ron_main)甚至隨著主晶體管的有效有源面積響應(yīng)于負(fù)載需求改變而保持相對(duì)恒定。換言之，用于主晶體管單元的第一組的總有源面積(Apactivel)與用于主晶體管單元的第二組的總有源面積(Apacti ve2)的比等于第一感測晶體管單元的有源面積(Asactivel)與第二感測晶體管單元的有源面積(Asactive2)的比，如由下式給定:
Apactivel/Apactive2 = Asactivel/Asactive2(I)
其中，晶體管單元的有源面積是輸出電流所流過的單元的部分。
[0027]等式(I)適用，因?yàn)楦袦y晶體管的第一區(qū)段被與主晶體管的第一區(qū)段相同的柵極電極102控制，并且感測晶體管的第二區(qū)段被與主晶體管的第二區(qū)段相同的柵極電極104控制?？梢詫⑦@種方法擴(kuò)展至任何數(shù)目的主晶體管區(qū)段和感測晶體管區(qū)段，并且取決于半導(dǎo)體器件的特定設(shè)計(jì)。例如，可以將主晶體管和感測晶體管細(xì)分成三個(gè)或更多單獨(dú)可控制區(qū)段，其中，感測晶體管的每個(gè)區(qū)段被控制主晶體管的對(duì)應(yīng)區(qū)段的相同柵極電極單獨(dú)地控制。并且，感測晶體管的每個(gè)單獨(dú)可控制區(qū)段可以包括多于一個(gè)單元并且因此包括多于一個(gè)柵極110/112。一般地，用這種方法，感測晶體管以相同的比例鏡像流過主晶體管的總電流，不管經(jīng)由相應(yīng)柵極電極102、104被激活的主晶體管的單獨(dú)可控制區(qū)段的數(shù)目。
[0028]根據(jù)圖1中圖示的實(shí)施例，第一組主晶體管柵極106與第二組主晶體管柵極108交錯(cuò)，并且每個(gè)感測晶體管柵極110/112被插入在主晶體管柵極106/108中的兩個(gè)之間。主晶體管柵極106、108中的每一個(gè)形成主晶體管的單元的部分，并且感測晶體管柵極110、112中的每一個(gè)形成感測晶體管的單元的部分，如先前在本文中結(jié)合圖2所描述的。設(shè)置在半導(dǎo)體主體100之上的源極電極116、118、120被連接到晶體管單元的源極。被連接到主晶體管單元的源極的源極電極116、118與被連接到感測晶體管單元的源極的源極電極120分離。
[0029]從相應(yīng)源極電極116、118、120到主晶體管和感測晶體管的對(duì)應(yīng)源極的連接由導(dǎo)電接點(diǎn)122(諸如在圖1中被示為虛線框的導(dǎo)電通孔)提供，因?yàn)樵摴?jié)點(diǎn)延伸通過被插入在源極電極116、118、120與下層半導(dǎo)體主體100之間的(一個(gè)或多個(gè))電介質(zhì)層，并且因此在圖1中在視圖之外。源極電極116、118、120在圖1中也被示出為虛線框，即使它們被設(shè)置在半導(dǎo)體主體100之上，從而不與下層晶體管柵極106、108、110、112的視圖相干擾。
[0030]圖3圖示出包括設(shè)置在與主晶體管相同的半導(dǎo)體主體中的感測晶體管的半導(dǎo)體器件的部分的自上而下平面視圖。圖3中所示出的實(shí)施例類似于圖1中所示出的實(shí)施例，然而，主晶體管的不同的單獨(dú)可控制區(qū)段的柵極106、108并未交錯(cuò)。替代地，主晶體管被劃分成