專利名稱：具有高介電常數(shù)柵極絕緣層和與襯底形成肖特基接觸的源極和漏極的晶體管的制作方法
相關(guān)申請的交互引用本申請是申請于2001年8月10日，申請?zhí)枮?9/928,124的美國專利申請和申請于2001年8月10日，申請?zhí)枮?9/928,163的美國專利申請的部分續(xù)展申請。本申請進一步要求對申請于2002年5月16日，申請?zhí)枮?0/381,320的美國臨時專利申請的優(yōu)先權(quán)，該申請通過引用全文結(jié)合在本文中。
背景技術(shù)：
本發(fā)明涉及調(diào)節(jié)電流的器件及其制造方法。更具體地說，本發(fā)明涉及肖特基勢壘源極和/或漏極晶體管。
諸如

圖1中的現(xiàn)有技術(shù)半導(dǎo)體器件100(例如晶體管)的電流調(diào)節(jié)器件可以包括一個硅襯底110，該襯底帶有摻雜的源極120和摻雜的漏極130。源極120和漏極130由一個溝道區(qū)域140分隔。溝道區(qū)域140的頂部是一個絕緣層150。絕緣層150通常由介電常數(shù)為3.9的二氧化硅構(gòu)成。導(dǎo)電材料制成的柵極160位于絕緣層150的頂部。
當(dāng)電壓VG施加到柵極160上時，電流通過溝道區(qū)域140流過源極120和漏極120之間。該電流被稱為驅(qū)動電流，或ID。對于數(shù)字應(yīng)用，電壓VG可以施加到柵極160上，使半導(dǎo)體器件100“導(dǎo)通”。在該狀態(tài)下，半導(dǎo)體器件將有較大的驅(qū)動電流，理想情況下只受溝道區(qū)域140的電阻限制?？蓪艠O160施加不同的電壓VG，使半導(dǎo)體器件100“截止”。在該狀態(tài)，理想的漏電流為零。但是，在實際應(yīng)用中，“導(dǎo)通”狀態(tài)中的驅(qū)動電流不是理想的驅(qū)動電流，因為與該半導(dǎo)體器件100的其他部分有關(guān)的寄生阻抗。例如，源極和漏極區(qū)域有一個有限的阻抗，導(dǎo)致一個疊加到溝道區(qū)域電阻上的寄生阻抗。還有，在實際應(yīng)用中，當(dāng)半導(dǎo)體器件“截止”時存在一定有限量的漏電流。
在現(xiàn)有技術(shù)的電流調(diào)節(jié)器件中，驅(qū)動電流和絕緣層150的介電常數(shù)K成線性正比，和絕緣層150的厚度Tins成線性反比。驅(qū)動電流ID接近于關(guān)系式ID～K/Tins式中K是絕緣層的介電常數(shù)，Tins是絕緣層的厚度。
在電流調(diào)節(jié)器件的設(shè)計中的一個考慮是減小達到要求驅(qū)動電流所需要的功率量。減小功耗的一個方法是通過應(yīng)用金屬源極和漏極以及一個簡單的均勻注入的溝道摻雜剖面，如申請于1999年12月16日，申請?zhí)枮?9/465357，題為“具有肖特基勢壘源極和漏極接觸的短溝道FET的制造方法”，和申請于2001年2月6日，申請?zhí)枮?9/777,536，題為“MOSFET器件及其制造方法”的共同待批美國專利申請中敘述的那樣，該申請的內(nèi)容通過引用而結(jié)合在本文中。
電流調(diào)節(jié)器件的設(shè)計的另一個考慮是其制造性能。改進具有用高介電常數(shù)材料的柵絕緣層的電流調(diào)節(jié)器件的制造性能的一個方法是用諸如用于形成肖特基或類肖特基源極和漏極的低溫工藝形成源極和漏極，如申請于2002年5月16日，申請?zhí)枮?0/381,320，題為“用于MOSFET器件制造的低溫源極和漏極形成加工步驟”的美國臨時專利申請中敘述的那樣，該申請的內(nèi)容通過引用而結(jié)合在本文中。
在技術(shù)上存在對用于調(diào)節(jié)電流的器件的需要，該器件表現(xiàn)出在“導(dǎo)通”狀態(tài)下改進的驅(qū)動電流。在技術(shù)上進一步存在對在減低溫度下制造這樣的器件的方法的需要。
本發(fā)明的概要通過應(yīng)用本文揭示的本發(fā)明，可以改進驅(qū)動電流性能，導(dǎo)致驅(qū)動電流ID和絕緣層的介電常數(shù)K與絕緣層的厚度Tins兩者之間的非線性關(guān)系。所得到的關(guān)系導(dǎo)致和現(xiàn)有技術(shù)相比對K和Tins的變化更敏感的電流調(diào)節(jié)器件。另外，通過應(yīng)用本文揭示的本發(fā)明，新柵極絕緣層材料的制造性能得到實質(zhì)性的改進。
在一個方面，本發(fā)明提供了一種制造用于調(diào)節(jié)電流的器件的方法。該方法包括的步驟有，提供一個半導(dǎo)體襯底；提供一個和該半導(dǎo)體襯底接觸的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；提供和該絕緣層的至少一部分接觸的柵極；和提供和該半導(dǎo)體襯底接觸和靠近柵極的源極和漏極，其中至少源極和漏極之一和該半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。在一個方面，用于調(diào)節(jié)電流的器件可以是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件。在另一方面，介電常數(shù)可以大于7.6或大于15。
在另一方面，源極和漏極可用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。在另一方面，源極和漏極可用由多個稀土硅化物構(gòu)成的組中的一個形成。在另一方面，絕緣層可用由多個金屬氧化物構(gòu)成的組中的一個形成。在另一方面，肖特基接觸或類肖特基區(qū)域可以至少在相鄰溝道的區(qū)域中。在另一方面，至少源極和漏極之一和半導(dǎo)體襯底之間的整個界面可以和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。在另一方面，溝道區(qū)域可以摻雜。
在另一方面，本發(fā)明提供一種制造用于調(diào)節(jié)電流的器件的方法。該方法包括的步驟有，提供一個半導(dǎo)體襯底；提供一個和該半導(dǎo)體襯底接觸的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；提供位于和該絕緣層的至少一部分接觸的柵極；在一個或多個靠近柵極的區(qū)域暴露半導(dǎo)體襯底；在被暴露的半導(dǎo)體襯底的至少一部分上提供一層金屬薄膜；和使該金屬和暴露的半導(dǎo)體襯底反應(yīng)而在半導(dǎo)體襯底上形成肖特基或類肖特基的源極和漏極。在一個方面，用于調(diào)節(jié)電流的器件可以是MOSFET器件。在另一個方面，介電常數(shù)可以大于7.6或大于15。
在另一方面，柵極可以用下述步驟提供在絕緣層上淀積一層導(dǎo)電薄膜；對該導(dǎo)電薄膜加圖形并刻蝕以形成柵極；在該柵極的一個或多個側(cè)壁上形成一層或多層薄絕緣層。在另一方面，該方法可以包括去除在反應(yīng)過程中沒有反應(yīng)的金屬的步驟。在另一方面，該反應(yīng)可以包括熱退火。在另一方面，源極和漏極可用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。在另一方面，源極和漏極可用由多個稀土硅化物構(gòu)成的組中的一個形成。在另一方面，絕緣層可用由多個金屬氧化物構(gòu)成的組中的一個形成。在另一方面，肖特基接觸或類肖特基區(qū)域可以至少在相鄰溝道的區(qū)域中。在另一方面，至少源極和漏極之一和半導(dǎo)體襯底之間的整個界面可以和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。在另一方面，摻雜物可以被引入溝道區(qū)域。
在另一方面，本發(fā)明提供一種用于調(diào)節(jié)電流的器件。該器件包括半導(dǎo)體襯底；柵極；位于該柵極和半導(dǎo)體襯底之間的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；和與半導(dǎo)體襯底接觸并靠近柵極的源極和漏極，其中至少源極和漏極之一和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。在一個方面，用于調(diào)節(jié)電流的器件可以是MOSFET器件。在另一個方面，介電常數(shù)可以大于7.6或大于15。
在另一個方面，源極和漏極可以用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。在另一個方面，源極和漏極可以用由多個稀土硅化物構(gòu)成的組中的一個形成。在另一個方面，絕緣層可以用由多個金屬氧化物構(gòu)成的組中的一個形成。在另一個方面，肖特基接觸或類肖特基區(qū)域可以至少在相鄰溝道的區(qū)域中。在另一個實施例中，至少源極和漏極之一和半導(dǎo)體襯底之間的整個界面可以和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。在另一個發(fā)明，溝道區(qū)域可以摻雜。
本發(fā)明的各個方面可以包括一個或多個下述優(yōu)點。常規(guī)的場效應(yīng)晶體管(FET)和其他電流調(diào)節(jié)器件需要比根據(jù)本發(fā)明制造的器件更高的電壓以產(chǎn)生從源極到漏極的相似的驅(qū)動電流。在一個優(yōu)化的常規(guī)FET或電流調(diào)節(jié)器件中，驅(qū)動電流通常線性地隨絕緣層的介電常數(shù)和其厚度的比而變化。本發(fā)明的一個優(yōu)點是，驅(qū)動電流對介電常數(shù)K比對厚度Tins更敏感這樣一個意料之外的結(jié)果，這意味著，對于更大的K和恒定的K/Tins之比要更大的驅(qū)動電流。這些結(jié)果通過將肖特基或類肖特基源和/或漏極和用高介電常數(shù)材料形成的絕緣層耦合而獲得。更低的電壓被用來產(chǎn)生高極至漏漏電流，導(dǎo)致采用該結(jié)構(gòu)的微電子器件有更低的功耗。
另外，在本發(fā)明中仍然將看出通過應(yīng)用更大的K和恒定的K/Tins之比獲得較小的柵極漏電流(柵極和源/漏極之間)的眾所周知的好處。對于常規(guī)結(jié)構(gòu)的器件，該特定的好處是對極柵絕緣層使用有比其介電常數(shù)為3.9的二氧化硅更高的介電常數(shù)K的材料的唯一的原因。這些材料被稱為“高K”材料。并不希望或看到其他顯著的好處。通過使用結(jié)合更大的K的肖特基或類肖特基源極/漏極器件，除了減小柵極漏電流外，在驅(qū)動電流ID方面還得到意外的巨大的改進。
雖然因為柵極漏電流的問題而在工業(yè)上對采用新的高K柵絕緣材料有強烈的興趣，但在技術(shù)還有障礙，使高K柵極絕緣層的生產(chǎn)更具挑戰(zhàn)性。最重要的問題之一是在形成雜質(zhì)摻雜的源極和漏極區(qū)域所需要的高溫加工期間對高K柵絕緣層材料的降解(degradation)。這種降解由與諸如溝道區(qū)域的硅或柵極的鄰近材料的反應(yīng)引起。和形成雜質(zhì)摻雜的源極和漏極需要的1000℃相比，用于形成肖特基或類肖特基源漏區(qū)域的工藝步驟在低得多的諸如400℃的溫度下進行。作為用于形成肖特基或類肖特基源極和漏極區(qū)域的顯著低溫工藝步驟的結(jié)果，高K材料基本不會和鄰近材料發(fā)生反應(yīng)。因此，應(yīng)用和高K柵極絕緣層材料相結(jié)合的肖特基或類肖特基源極/漏極器件的另一個好處，是高K柵極絕緣層的制造特性的改進。
雖然揭示了多個實施例，通過下文示出和敘述本發(fā)明的例示性的實施例的詳盡敘述，對于在本技術(shù)領(lǐng)域熟練的人士而言，本發(fā)明的其他實施例是顯而易見的。如將認識到的那樣，對本發(fā)明在各個明顯的方面能作出各種修改，所有的修改都不背離本發(fā)明的精神和范圍。因此，附圖和詳盡敘述將被認為是性能上的說明而不是限制。
附圖的簡短敘述圖1是現(xiàn)有技術(shù)半導(dǎo)體晶體管的剖面圖。
圖2是帶有肖特基接觸源極和漏極、與柵極和溝道區(qū)域之間的非二氧化硅絕緣層相結(jié)合的半導(dǎo)體襯底的剖面圖。
圖3a是帶有肖特基接觸源極和漏極、與柵極和溝道區(qū)域之間的非二氧化硅絕緣層相結(jié)合的半導(dǎo)體器件的剖面圖。這是用于數(shù)字模擬的器件結(jié)構(gòu)。
圖3b是示出在K/Tins比值保持恒定，對于各個K值驅(qū)動電流ID和柵電壓VG之間的經(jīng)模擬的關(guān)系的對數(shù)曲線圖。
圖3c是用和圖3b相同數(shù)據(jù)的線性曲線圖。
圖4a是帶有肖特基接觸源極和漏極、與柵極和溝道區(qū)域之間的非二氧化硅絕緣層相結(jié)合的半導(dǎo)體器件的剖面圖。這是用于第二組數(shù)字模擬的器件結(jié)構(gòu)。
圖4b是示出在K/Tins比值保持恒定、對于各個K值驅(qū)動電流ID和柵極電壓VG之間的經(jīng)模擬的關(guān)系的對數(shù)曲線圖。
圖4c是用和圖4b相同數(shù)據(jù)的線性曲線圖。
圖5是在離子注入以后半導(dǎo)體襯底的剖面圖。
圖6是在絕緣層生長和柵圖形形成以后半導(dǎo)體襯底的剖面圖。
圖7是在側(cè)壁氧化層生長以后半導(dǎo)體襯底的剖面圖。
圖8是在產(chǎn)生金屬硅化物源極和漏極以后半導(dǎo)體襯底的剖面圖。
圖9是由圖10概述的工藝步驟產(chǎn)生的半導(dǎo)體器件的剖面圖。
圖10是概述用于制造根據(jù)本發(fā)明的用于調(diào)節(jié)電流的器件的工藝流程的流程圖。
在各個附圖中相同的參考標記指示相同的元件。
詳細敘述參考圖2，半導(dǎo)體器件200包括一個源極220和漏極230形成在其中的襯底210。襯底210可以由硅構(gòu)成，或可以是硅-絕緣體(SOI)襯底。源220和/或漏230可以部分或全部由稀土硅化物構(gòu)成。源極220和/或漏極230可以部分或全部由硅化鉑，硅化鈀或硅化銥構(gòu)成。因為源極和漏極部分由金屬構(gòu)成，因此它們和襯底210形成肖特基接觸或類肖特基區(qū)域270、275，其中“肖特基接觸”由金屬和半導(dǎo)體之間的接觸定義，“類肖特基區(qū)域”是由半導(dǎo)體和金屬的緊密靠近形成的區(qū)域。肖特基接觸或類肖特基區(qū)域270、275可以通過用金屬硅化物形成源極和/或漏極而形成。肖特基接觸或類肖特基區(qū)域270、275在相鄰于形成在源極220和漏極230之間的溝道區(qū)域的區(qū)域中。源極220和漏極230中的任何一個或兩者之間的全部界面都可以和襯底210形成肖特基接觸或類肖特基區(qū)域270、275。溝道區(qū)域240可以被摻雜，該摻雜可以是常規(guī)的非均勻摻雜，或可以是如共同待批的美國專利申請09/465,357和美國專利申請09/777,536中敘述的那樣的均勻摻雜。
絕緣層250形成在溝道區(qū)域240頂部，并可以形成在部分或全部源極220和漏極230之上。絕緣層250由其介電常數(shù)大于二氧化硅的介電常數(shù)，例如介電常數(shù)大于3.9的材料構(gòu)成。例如，絕緣層250可以由金屬氧化物構(gòu)成，諸如其介電常數(shù)約為25的TaO2，其介電常數(shù)約為50-60的TiO2，其介電常數(shù)約為15-20的HfO2，或其介電常數(shù)約為15-20的ZrO2構(gòu)成。絕緣層250可以由帶有適度K值(例如5-10)的電介質(zhì)，諸如氮化物/氧化物或氮氧化物堆，中度K值(例如10-20)的電介質(zhì)，諸如一元氧化物Ta2O3，TiO2，ZrO2，HfO2，Y2O3，La2O3，Gd2O3，Sc2O3，或硅化物ZrSiO4，HfSiO4，LaSiO4，TiSiO4，或高度K值(例如大于20)的電介質(zhì)，諸如無定形LaAlO3，ZrTiO4，SnTiO4，或SrZrO4，或單晶LaAl3O4，BaZrO3，Y2O3，La2O3。可任選地，為了改進和過渡金屬有關(guān)的制造性能問題，絕緣層250可以由一層以上構(gòu)成。絕緣層250可以用“雙層”法形成，可以用多于一種的電介質(zhì)構(gòu)成，例如Si3N4頂部的TiO2。柵極260位于絕緣層250的頂部。薄絕緣層225包圍柵極260。
通過形成帶有(1)和襯底110形成肖特基接觸或類肖特基區(qū)域270、275的源極220或漏極230；和(2)具有較高介電常數(shù)絕緣層250，就能夠得到對于較大的K有較大的驅(qū)動電流ID，但K/Tins恒定。
參考圖3a-c，在圖3a的MOSFET器件結(jié)構(gòu)305上對各個絕緣層309厚度Tins和絕緣層介電常數(shù)K進行了全面的二維靜電模擬。該模擬假設(shè)如下1)P型MOS半導(dǎo)體器件305，300K金屬源極301/漏極303。
2)金屬源極301/漏極303曲率半徑R311為10nm。
3)溝道長度L313為25nm，漏極電壓VD為1.2V。
4)在硅襯底315中沒有明顯的電荷，包括固定電荷和移動電荷。
5)漏極電流ID僅由半導(dǎo)體器件305的源極301端的發(fā)射過程限定。
6)源極301的發(fā)射過程的電流密度對電場(J對E)的特性在鉑硅-硅肖特基接觸之后進行模型模擬。肖特基勢壘高度假設(shè)為0.187eV，在硅中空穴有效質(zhì)量為0.66mo，費米能級5.4eV，溫度300K。對于在源極301中一特定點處給定的電場強度，假定一維銳角三角形勢壘，通過對薛定諤方程的完全非近似解，計算電流密度。量子隧道和反射效應(yīng)被完全包括在內(nèi)。因為全部電流密度是對狀態(tài)密度的積分，故可計算出因場發(fā)射，熱發(fā)射和熱輔助的場發(fā)射而引起的電流。J對E的關(guān)系按照用于純熱發(fā)射情況(E＝0)的實驗數(shù)據(jù)被校準。
這些假設(shè)在短溝道(＜25nm)和非摻雜(或輕摻雜)襯底的實際情況下是有效的。雖然經(jīng)計算的源極301發(fā)射電流的絕對值未為E＞0進行校準，但它們是基于一些實驗數(shù)據(jù)和第一原理的計算。為了本發(fā)明的目的，因為主要關(guān)心是絕緣層309的厚度(Tins)307和介電常數(shù)(K)對源極301發(fā)射電流的影響，計算的J對E的數(shù)據(jù)是足夠的。源極301發(fā)射電流隨Tins與K的相對變化在本例中比電流的絕對值更相關(guān)。然而，漏電流和驅(qū)動電流二者的計算值和實際晶體管的測量數(shù)據(jù)很好地符合。
模擬在恒定的K/Tins比為0.156情況下進行。結(jié)果示于圖3b-c中。從圖3c開始，工作向上進行，曲線350表示絕緣層介電常數(shù)為3.9(Tins＝25埃)的半導(dǎo)體器件中柵電壓VG和驅(qū)動電流ID之間的關(guān)系。曲線360、370和380表示半導(dǎo)體器件中VG和ID的比，該半導(dǎo)體器件的源極220和漏極230和襯底形成肖特基接觸或類肖特基區(qū)域270、275，絕緣層介電常數(shù)分別為10(Tins＝64.1埃)，25(Tins＝160.3埃)，和50(Tins＝320.5埃)。參考圖3b，曲線355表示絕緣層介電常數(shù)為3.9(Tins＝25埃)的半導(dǎo)體器件中柵極電壓VG和驅(qū)動電流ID的對數(shù)關(guān)系。曲線365、375和385表示半導(dǎo)體器件中VG和ID的對數(shù)比，該半導(dǎo)體器件的源極220和漏極230和襯底形成肖特基接觸或類肖特基區(qū)域270、275，絕緣層介電常數(shù)分別為10(Tins＝64.1埃)、25(Tins＝160.3埃)和50(Tins＝320.5埃)。可以預(yù)料，不考慮曲率半徑R311，溝道長度313和漏極電壓VD將得到相似的結(jié)果。分別對于曲線350/355、360/365、370/375和380/385，驅(qū)動電流和漏電流之比為35、38、53和86。通過在襯底中加入適當(dāng)?shù)膿诫s(控制體擊穿電流)或通過降低工作溫度，漏電流可以至少降低到1/10，而不犧牲驅(qū)動電流。這樣，通過應(yīng)用和襯底形成肖特基接觸或類肖特基區(qū)域的源極301和漏極303，以及通過增加K同時保持恒定的K/Tins比，驅(qū)動電流ID顯著增加(從VG為1.2V的稍許超過300μA/μm到大約為1300A/μm)。這樣，對于要求的驅(qū)動電流，器件需要的工作電壓將比現(xiàn)有技術(shù)要求的電壓低得多。因為功耗隨著電壓的平方變化，本發(fā)明提供了顯著低的功率應(yīng)用。
為了驗證曲率半徑R311的變化不會改變已觀測到的對ID的巨大改進，在稍許變化的器件幾何尺寸上重復(fù)全二維的靜電模擬。參考圖4a-c，圖4a的半導(dǎo)體器件405的結(jié)構(gòu)被模擬為兩絕緣層409厚度Tins407和絕緣層介電常數(shù)K，使得K/Tins比恒定。除了器件的幾何尺寸以外，模擬假設(shè)和上述相同1)溝道長度L413為27nm。
2)源極和漏極的寬度402和高度404分別為100nm和30nm。
3)柵極的寬度412和高度413分別為67nm和108nm。
4)柵極的曲率半徑Rg414對全部模擬都為10nm。
5)源極和漏極的曲率半徑R411為1nm或10nm。
模擬在0.205的恒定的K/Tins比情況下進行。結(jié)果示于圖4b-c。從圖4c開始，曲線451和461示出半導(dǎo)體器件中柵極電壓Vg和驅(qū)動電流ID之間的關(guān)系，該器件的曲率半徑R411為10nm，絕緣層介電常數(shù)分別為3.9(Tins＝25埃)和50(Tins＝240埃)。繼續(xù)參考圖4c，曲線471和481示出半導(dǎo)體器件中柵極電壓Vg和驅(qū)動電流ID之間的關(guān)系，該器件的曲率半徑R411為1nm，絕緣層介電常數(shù)分別為3.9(Tins＝25埃)和50(Tins＝244埃)。參考圖4b，曲線455和465示出半導(dǎo)體器件中柵極電壓Vg和驅(qū)動電流ID之間的對數(shù)關(guān)系，該器件分別的曲率半徑R411為10nm，絕緣層介電常數(shù)分別為3.9(Tins＝25埃)和50(Tins＝244埃)。繼續(xù)參考圖4b，曲線475和485示出半導(dǎo)體器件中柵極電壓Vg和驅(qū)動電流ID之間的關(guān)系，該器件的曲率半徑R411為1nm，絕緣層介電常數(shù)分別為3.9(Tins＝25埃)和50(Tins＝244埃)。圖4b-c表示，通過應(yīng)用和襯底形成肖特基接觸或類肖特基區(qū)域的源極401或漏極403，以及通過增加K，同時保持恒定的K/Tins比，對于具有10nm的曲率半徑R411的器件，驅(qū)動電流ID顯著增加(對1.2V的Vg來說，從約650mA/mm到約1700mA/mm)。對從K＝50到K＝3.9情況來說，驅(qū)動電流之比為1700/650＝2.6。同樣，對于具有1nm的曲率半徑R411的器件，驅(qū)動電流顯著增加(對1.2V的Vg來說，從約570mA/mm到約2340mA/mm)。在該情況下，對從K＝50到K＝3.9來說，驅(qū)動電流之比為2340/570＝4.1。該結(jié)果表明，對于更小的曲率半徑R411，驅(qū)動電流ID的相對改善變得更大。另外，這些結(jié)果編碼，與恒定的K/Tins比的情況相比，增加K/Tins比將導(dǎo)致驅(qū)動電流ID的更大改善。對于具有恒定的K/Tins比的K＝3.9和K＝50情況來說，常規(guī)的摻雜源極和漏極器件有大體相同的驅(qū)動電流ID。
源極和漏極的角區(qū)域的剖面掃描電子顯微圖表明，和溝道區(qū)域相鄰的源極421的頂角和漏極422的頂角的曲率半徑接近1nm而不是10nm。圖4a-c的模擬預(yù)測表明，對于所需要的驅(qū)動電流，通過應(yīng)用和襯底形成肖特基接觸或類肖特基區(qū)域的源極401和漏極403，以及通過應(yīng)用高K介電柵絕緣材料，器件將比現(xiàn)有技術(shù)需要顯著更低的電壓工作。因為功耗隨著電壓的平方變化，本發(fā)明提供了顯著低的功率應(yīng)用。
上述用于調(diào)節(jié)電流的器件，例如平面P型或N型MOSFET，可以用圖5-9所示的工藝形成并在圖10中敘述。(注意平面MOSFET不需要在水平方向的平面，但可以假設(shè)為任何的平面取向。)參考圖5和10，硅襯底310上生長一薄屏柵氧化層(screen oxide)323，襯底310有互相電氣隔離晶體管的手段(905)。薄屏柵氧化層的可選厚度是200埃，其功能是作為溝道區(qū)域摻雜的注入掩模。然后把合適的溝道摻雜物種(例如對P型和N型器件分別為砷和銦)通過該屏柵氧化層323離子注入到硅中至預(yù)先確定的深度(例如1000埃)(910)。
參考圖6和10，圖5的屏柵氧化層323用氫氟酸除去(915)，薄絕緣層450被生長或淀積在溝道區(qū)域340的至少一部分上(920)。該絕緣層可以由TiO2，TaO2或任何其他有如上所述的高介電常數(shù)的化合物構(gòu)成。緊接該絕緣層的生長或淀積，淀積在原地重摻雜硅薄膜(930)。該硅薄膜最后將構(gòu)成柵極。對于N型器件，該硅薄膜可以用磷摻雜，對P型器件，可用硼摻雜。然后用光刻技術(shù)和對絕緣層450有高度選擇性的硅刻蝕使柵極形成圖形(935)。
參考圖7和10，一個可選厚度為約100埃的薄氧化層被形成在柵極的頂表面和側(cè)壁(940)。然后部分氧化層通過各向異性的刻蝕被除去，以在水平平面510上暴露硅，同時在垂直表面上保留硅(945)。該步驟的作用是產(chǎn)生一柵極側(cè)壁氧化層525并且電激活器件的柵極和溝道區(qū)域340中的摻雜劑。
參考圖8和10，在全部表面上淀積金屬為勻厚的薄膜，其可選厚度約為400埃(950)。該淀積的特定金屬將取決于器件是N型或P型。對P型器件可用鉑，對N型器件可用鉺。然后把半導(dǎo)體器件600在規(guī)定的時間和規(guī)定的溫度下退火，例如在400℃下45分鐘。此溫度大大低于通常形成摻雜源極和漏極所需的溫度，該溫度通常要高于800℃。在金屬直接接觸硅的地方，退火過程引起一個化學(xué)反應(yīng)，將金屬轉(zhuǎn)化為金屬的硅化物606。不和硅接觸的金屬不參加反應(yīng)。
參考圖9和10，用濕化學(xué)刻蝕除去未反應(yīng)的金屬616(960)。例如，如果淀積的金屬為鉑或鉺，分別可用王水和硝酸來除去之。保留的硅化物電極就是源極620和漏極630。至此，用于調(diào)節(jié)電流的帶有高介電常數(shù)絕緣層的肖特基器件完成，并用于對柵極460，源極620和漏極630的電接觸。因為在本工藝中形成肖特基或類肖特基源極和漏極所需的溫度大大低于形成摻雜源極和漏極區(qū)域620，630所需的溫度，用于柵極絕緣層450的高K材料就極少有可能和相鄰的材料反應(yīng)，因此使該工藝比現(xiàn)有技術(shù)有高得多的可制造性。
已經(jīng)敘述了本發(fā)明的若干實施例。但是，應(yīng)該理解的是，可以進行各種修改而不背離本發(fā)明的精神和范圍。例如，在權(quán)利要求中說明的半導(dǎo)體器件僅作為實例。應(yīng)該理解的是，本發(fā)明的概念可用各種剖面應(yīng)用到半導(dǎo)體器件中去。還有，雖然本發(fā)明對平面硅MOS晶體管進行了說明，但本發(fā)明可同樣地應(yīng)用到其他用于調(diào)節(jié)電流的器件中去。例如，建立在其他半導(dǎo)體襯底，諸如砷化鎵GaAs，磷化銦InP，碳化硅SiC等上的器件。另外，該器件不要求對源極和漏極角有任何特定的曲率半徑。還有，本發(fā)明不限制于任何特定的K/Tins比。因此，其他的實施例也在下述權(quán)利要求的范圍內(nèi)。
雖然結(jié)合較佳實施例對本發(fā)明進行了敘述，但在本技術(shù)領(lǐng)域熟練的人士將認識到，可在形式和細節(jié)上做出各種變化而不背離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種制造用于調(diào)節(jié)電流的器件的方法，其特征在于，所述方法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；和提供和該半導(dǎo)體襯底相接觸并靠近該柵極的一源極和一漏極，其中至少源極和漏極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
2.如權(quán)利要求1所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
3.如權(quán)利要求1所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
4.如權(quán)利要求1所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
5.如權(quán)利要求1所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
6.如權(quán)利要求1所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
7.如權(quán)利要求1所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
8.如權(quán)利要求1所述的方法，其特征在于，所述摻雜劑被引入溝道區(qū)域。
9.如權(quán)利要求1所述的方法，其特征在于，所述絕緣層包括一個以上的層。
10.如權(quán)利要求2或3所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成組中一個形成。
11.如權(quán)利要求2或3所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
12.如權(quán)利要求10所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成，摻雜劑被引入溝道區(qū)域。
13.如權(quán)利要求11所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成，摻雜劑被引入溝道區(qū)域。
14.如權(quán)利要求2或3所述的方法，其特征在于，提供和半導(dǎo)體襯底相接觸的源極和漏極在低于800℃的工藝溫度下進行。
15.一種制造用于調(diào)節(jié)電流的器件的方法，其特征在于，所述方法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于7.6的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；和提供和該半導(dǎo)體襯底相接觸并靠近該柵極的一源極和一漏極，其中至少源電極和漏電極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
16.如權(quán)利要求15所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
17.如權(quán)利要求15所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
18.如權(quán)利要求15所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
19.如權(quán)利要求15所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
20.如權(quán)利要求15所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
21.如權(quán)利要求15所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
22.如權(quán)利要求15所述的方法，其特征在于，所述絕緣層包括一個以上的層。
23.如權(quán)利要求15所述的方法，其特征在于，摻雜劑被引入溝道區(qū)域。
24.一種制造用于調(diào)節(jié)電流的器件的方法，該方法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于15的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；和提供和該半導(dǎo)體襯底相接觸并靠近該柵極的一源極和一漏極，其中至少源極和漏極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
25.如權(quán)利要求24所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
26.如權(quán)利要求24所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
27.如權(quán)利要求24所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
28.如權(quán)利要求24所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
29.如權(quán)利要求24所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
30.如權(quán)利要求24所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
31.如權(quán)利要求24所述的方法，其特征在于，摻雜劑被引入溝道區(qū)域。
32.如權(quán)利要求24所述的方法，其特征在于，所述絕緣層包括一個以上的層。
33.一種制造用于調(diào)節(jié)電流的器件的方法，其特征在于，所述法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；在靠近柵極的一個或多個區(qū)域暴露半導(dǎo)體襯底；在暴露的半導(dǎo)體襯底的至少一部分上提供一金屬薄膜；和將該金屬和暴露的半導(dǎo)體襯底反應(yīng)，使得在半導(dǎo)體襯底上形成肖特基或類肖特基源極和漏極。
34.如權(quán)利要求33所述的方法，其特征在于，所述柵極通過以下步驟提供在絕緣層上淀積一個導(dǎo)電薄膜；對該導(dǎo)電薄膜的加圖形并刻蝕以形成柵極；和在該柵極的一個或多個側(cè)壁上形成一層或多層薄絕緣層。
35.如權(quán)利要求33所述的方法，其特性在于，所述方法進一步包括去除在反應(yīng)過程中未進行反應(yīng)的金屬。
36.如權(quán)利要求33所述的方法，其特征在于，所述反應(yīng)包括熱退火。
37.如權(quán)利要求33所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
38.如權(quán)利要求33所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
39.如權(quán)利要求33所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
40.如權(quán)利要求33所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
41.如權(quán)利要求33所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
42.如權(quán)利要求33所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
43.如權(quán)利要求33所述的方法，其特征在于，摻雜劑被引入溝道區(qū)域。
44.一種制造用于調(diào)節(jié)電流的器件的方法，該方法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于7.6的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；在靠近柵極的一個或多個區(qū)域暴露半導(dǎo)體襯底；在暴露的半導(dǎo)體襯底的至少一部分上提供一金屬薄膜；和將該金屬和暴露的半導(dǎo)體襯底反應(yīng)，使得在半導(dǎo)體襯底上形成肖特基或類肖特基源極和漏極。
45.如權(quán)利要求44所述的方法，其特征在于，所述柵極通過以下步驟提供在絕緣層上淀積一個導(dǎo)電薄膜；對該導(dǎo)電薄膜加圖形并刻蝕以形成柵極；和在該柵極的一個或多個側(cè)壁上形成一層或多層薄絕緣層。
46.如權(quán)利要求44所述的方法，其特征在于，所述方法進一步包括去除在反應(yīng)過程中未進行反應(yīng)的金屬。
47.如權(quán)利要求44所述的方法，其特征在于，所述反應(yīng)包括熱退火。
48.如權(quán)利要求44所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
49.如權(quán)利要求44所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
50.如權(quán)利要求44所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
51.如權(quán)利要求44所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
52.如權(quán)利要求44所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
53.如權(quán)利要求44所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
54.如權(quán)利要求44所述的方法，其特征在于，摻雜劑被引入溝道區(qū)域。
55.一種制造用于調(diào)節(jié)電流的器件的方法，其特征狀態(tài)，所述方法包括提供半導(dǎo)體襯底；提供和該半導(dǎo)體襯底相接觸的電絕緣層，該絕緣層具有大于15的介電常數(shù)；提供和該絕緣層的至少一部分相接觸的一柵極；在靠近柵極的一個或多個區(qū)域暴露半導(dǎo)體襯底；在暴露的半導(dǎo)體襯底的至少一部分上提供一金屬薄膜；和將該金屬和暴露的半導(dǎo)體襯底反應(yīng)，使得在半導(dǎo)體襯底上形成肖特基或類肖特基源極和漏極。
56.如權(quán)利要求55所述的方法，其特征在于，所述柵極通過以下步驟提供在絕緣層上淀積一導(dǎo)電薄膜；對該導(dǎo)電薄膜加圖形并刻蝕以形成柵極；和在該柵極的一個或多個側(cè)壁上形成一層或多層薄絕緣層。
57.如權(quán)利要求55所述的方法，其特征在于，所述方法進一步包括去除在反應(yīng)過程中未進行反應(yīng)的金屬。
58.如權(quán)利要求55所述的方法，其特征在于，所述反應(yīng)包括熱退火。
59.如權(quán)利要求55所述的方法，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
60.如權(quán)利要求55所述的方法，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
61.如權(quán)利要求55所述的方法，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
62.如權(quán)利要求55所述的方法，其特征在于，所述絕緣層用一種氮氧化物堆形成。
63.如權(quán)利要求55所述的方法，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
64.如權(quán)利要求55所述的方法，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
65.如權(quán)利要求55所述的方法，其特征在于，摻雜劑被引入溝道區(qū)域。
66.一種用于調(diào)節(jié)電流的器件，其特征在于，所述器件包括一半導(dǎo)體襯底；一柵極；一位于柵極和半導(dǎo)體襯底之間的電絕緣層，該絕緣層具有大于4.0的介電常數(shù)；和和半導(dǎo)體襯底相接觸并靠近柵極的一源極和一漏極，所述至少源極和漏極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
67.如權(quán)利要求66所述的器件，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
68.如權(quán)利要求66所述的器件，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
69.如權(quán)利要求66所述的器件，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
70.如權(quán)利要求66所述的器件，其特征在于，所述絕緣層用一種氮氧化物堆形成。
71.如權(quán)利要求66所述的器件，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
72.如權(quán)利要求66所述的器件，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
73.如權(quán)利要求66所述的器件，其特征在于，所述溝道區(qū)域被摻雜。
74.如權(quán)利要求66所述的器件，其特征在于，所述絕緣層包括一個以上的層。
75.如權(quán)利要求67或68所述的器件，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
76.如權(quán)利要求67或68所述的器件，其特征在于，所述絕緣層用一種氮氧化物堆形成。
77.如權(quán)利要求75所述的器件，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成，溝道區(qū)域被摻雜。
78.如權(quán)利要求76所述的器件，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成，溝道區(qū)域被摻雜。
79.一種用于調(diào)節(jié)電流的器件，其特征在于，所述器件包括一半導(dǎo)體襯底；一柵極；一位于柵極和半導(dǎo)體襯底之間的電絕緣層，該絕緣層具有大于7.6的介電常數(shù)；和和半導(dǎo)體襯底相接觸并靠近柵極的一源極和一漏極，其中至少源極和漏極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
80.如權(quán)利要求79所述的器件，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
81.如權(quán)利要求79所述的器件，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
82.如權(quán)利要求79所述的器件，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
83.如權(quán)利要求79所述的器件，其特征在于，所述絕緣層用一種氮氧化物堆形成。
84.如權(quán)利要求79所述的器件，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
85.如權(quán)利要求79所述的器件，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
86.如權(quán)利要求79所述的器件，其特征在于，所述溝道區(qū)域被摻雜。
87.如權(quán)利要求79所述的器件，其特征在于，所述絕緣層包括一個以上的層。
88.一種用于調(diào)節(jié)電流的器件，其特征在于，所述器件包括一半導(dǎo)體襯底；一柵極；一位于柵極和半導(dǎo)體襯底之間的電絕緣層，該絕緣層具有大于15的介電常數(shù)；和和半導(dǎo)體襯底接觸并靠近柵極的一源極和一漏極，其中至少源極和漏極中一電極和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
89.如權(quán)利要求88所述的器件，其特征在于，所述源極和漏極用由硅化鉑，硅化鈀和硅化銥構(gòu)成的組中的一個形成。
90.如權(quán)利要求88所述的器件，其特征在于，所述源極和漏極用由多個稀土硅化物構(gòu)成的組中的一個形成。
91.如權(quán)利要求88所述的器件，其特征在于，所述絕緣層用由多個金屬氧化物構(gòu)成的組中的一個形成。
92.如權(quán)利要求88所述的器件，其特征在于，所述絕緣層用一種氮氧化物堆形成。
93.如權(quán)利要求88所述的器件，其特征在于，所述肖特基接觸或類肖特基區(qū)域至少在與溝道相鄰的區(qū)域中形成。
94.如權(quán)利要求88所述的器件，其特征在于，所述至少源極和漏極中一電極和半導(dǎo)體襯底之間的全部界面和半導(dǎo)體襯底形成肖特基接觸或類肖特基區(qū)域。
95.如權(quán)利要求88所述的器件，其特征在于，所述溝道區(qū)域被摻雜。
96.如權(quán)利要求88所述的器件，其特征在于，所述絕緣層包括一個以上的層。
全文摘要
本發(fā)明致力于用于調(diào)節(jié)電流的器件及其制造方法，該器件具有高介電常數(shù)的柵絕緣層，其源極和/或漏極和襯底形成肖特基接觸或類肖特基區(qū)域。在一個實施例中，柵絕緣層具有大于硅的介電常數(shù)。在另一個實施例中，電流調(diào)節(jié)器件可以是MOSFET器件，可任選的平面P型或N型MOSFET具有任何取向。在另一個實施例中，源和/或漏可以部分或全部由硅化物構(gòu)成。
文檔編號H01L27/095GK1555579SQ02817910
公開日2004年12月15日 申請日期2002年8月9日 優(yōu)先權(quán)日2001年8月10日
發(fā)明者J·P·斯尼德爾, J·M·拉森, J P 斯尼德爾, 拉森 申請人:斯平內(nèi)克半導(dǎo)體股份有限公司