具有包含雙向保護(hù)二極管的測(cè)試結(jié)構(gòu)的集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大致上涉及集成電路。特別是，本發(fā)明涉及具有含雙向保護(hù)二極管的測(cè)試結(jié)構(gòu)的集成電路。
【背景技術(shù)】
[0002]現(xiàn)今大多數(shù)集成電路都是通過使用稱為金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFET)或簡稱MOS晶體管的多個(gè)互連場(chǎng)效晶體管(FET)來實(shí)施。MOS晶體管包括作為控制電極的柵極電極、以及電流可流動(dòng)于其間的隔開的源極與漏極。施加至柵極電極的控制電壓控制流經(jīng)介于源極與漏極區(qū)間的通道的電流。
[0003]在集成電路制造設(shè)施中，通常同時(shí)制造多種不同產(chǎn)品類型，例如不同設(shè)計(jì)與儲(chǔ)存容量的記憶體芯片、不同設(shè)計(jì)與操作速率之類的CPU，其中不同產(chǎn)品類型的數(shù)目在用于制造ASIC(特定應(yīng)用IC)的生產(chǎn)線中甚至可達(dá)到一百及更多個(gè)。由于不同產(chǎn)品類型的各個(gè)皆可能需要特定的制造方法流程，所以可能需要用于微影的不同掩膜組、各種制造方法工具(諸如沉積工具、蝕刻工具、布植工具、化學(xué)機(jī)械研磨(CMP)工具、度量衡工具之類)中的特定設(shè)定。所以，在制造環(huán)境中可能同時(shí)遭遇多種不同的工具參數(shù)設(shè)定及產(chǎn)品類型，從而也產(chǎn)生巨量的測(cè)量數(shù)據(jù)，原因在于測(cè)量數(shù)據(jù)典型為根據(jù)產(chǎn)品類型、制造方法流程特定細(xì)節(jié)及類似者而加以分類者。
[0004]用于控制諸如微影制造方法之類的生產(chǎn)制造方法的測(cè)量數(shù)據(jù)可通過專用結(jié)構(gòu)獲得，如果這些結(jié)構(gòu)的對(duì)應(yīng)區(qū)域消耗可與所考慮的電路布局的總體設(shè)計(jì)準(zhǔn)則相容，便可置于半導(dǎo)體晶圓的晶粒區(qū)內(nèi)。在其它例子中，測(cè)試結(jié)構(gòu)通?？稍O(shè)置在實(shí)際晶粒區(qū)外側(cè)的區(qū)域中，該區(qū)域也可稱為晶圓的框體，該框體可在隔開個(gè)別晶粒區(qū)時(shí)用于切割晶圓。如本發(fā)明中所使用者，集成電路的用語“主動(dòng)部分”是指晶粒中包括在集成電路的標(biāo)準(zhǔn)操作期間所用到的功能電路的那些部分，而“測(cè)試部分”是指包括前述測(cè)試結(jié)構(gòu)并可包括例如框體的那些部分。在用于完成諸如CPU之類的半導(dǎo)體裝置的復(fù)雜制造序列期間，由于大量的復(fù)雜制造程序，其相互相依性可能難以評(píng)定。因此可例如通過檢驗(yàn)工具及類似者來產(chǎn)生巨量的測(cè)量數(shù)據(jù)，其通常可建立用于特定制造方法或序列的工廠目標(biāo)，一般假設(shè)所述工廠目標(biāo)可提供制造方法窗(process window)，用以獲得所完成的裝置的最終電性行為的所欲程度。也就是說，復(fù)雜的個(gè)別制造方法或有關(guān)序列可基于各別線內(nèi)測(cè)量數(shù)據(jù)而被監(jiān)測(cè)并控制，使得可在指定的制造方法裕度內(nèi)維持對(duì)應(yīng)的制造方法結(jié)果，該制造方法結(jié)果又可基于所考慮的產(chǎn)品的最終電性效能來測(cè)定。
[0005]所以，鑒于增強(qiáng)的總體制造方法控制以及基于最終電性效能而適當(dāng)標(biāo)定的各種制造方法，可基于專用測(cè)試結(jié)構(gòu)產(chǎn)生電性測(cè)量數(shù)據(jù)，可在非常后期的制造階段時(shí)結(jié)合金屬化系統(tǒng)中形成的適當(dāng)探針墊而于框體區(qū)中設(shè)置該專用測(cè)試結(jié)構(gòu)。這些電性測(cè)試結(jié)構(gòu)可包含諸如晶體管、導(dǎo)線、電容器之類適當(dāng)?shù)碾娐吩?，該電性測(cè)試結(jié)構(gòu)可適當(dāng)?shù)剡B接至探針墊，以便能以專用的測(cè)量策略評(píng)定測(cè)試結(jié)構(gòu)中的各種電路元件的電性效能，該電性效能又可與實(shí)際晶粒區(qū)中的電路元件的效能有關(guān)。這些電性測(cè)量數(shù)據(jù)可包括導(dǎo)電結(jié)構(gòu)的電阻值、晶體管的臨限電壓、晶體管的驅(qū)動(dòng)電流能力、漏電流等等，其中這些電性特性可因涉及大量制造程序而受到影響。
[0006]為了確保專用測(cè)試結(jié)構(gòu)準(zhǔn)確地反映集成電路在主動(dòng)部分中的裝置的效能，用于制造主動(dòng)部分中的裝置及專用測(cè)試結(jié)構(gòu)的設(shè)計(jì)規(guī)則通常都相同。一種此類所屬領(lǐng)域眾所周知的設(shè)計(jì)規(guī)則為用于防止“天線效應(yīng)”的“天線規(guī)則”。舉例而言，在新近的半導(dǎo)體制造方法配線步驟中，已使用各種等離子技術(shù)。代表性等離子技術(shù)包括配線層圖案化時(shí)的干蝕刻、多層配線步驟中配線層絕緣薄膜的等離子TEOS薄膜沉積等等，舉例而言，其將在下文中稱為等離子步驟。在執(zhí)行等離子蝕刻時(shí)，若擴(kuò)散層未連接至金屬配線，則金屬配線中會(huì)累積等離子電荷，并且電流流入金屬配線所連接的晶體管的柵極氧化物薄膜。由于柵極氧化物薄膜的薄膜品質(zhì)改變、或熱載子壽命衰減，故該電流可能會(huì)造成柵極氧化物薄膜損壞、晶體管特性改變。此類現(xiàn)象稱為“天線效應(yīng)”，并且天線效應(yīng)所造成的損壞在下文中將稱為“天線損壞”。
[0007]為了避免天線損壞，可根據(jù)各項(xiàng)設(shè)計(jì)規(guī)則采行防范措施，所述設(shè)計(jì)規(guī)則包括加入保護(hù)二極管結(jié)構(gòu)。如所屬領(lǐng)域已知，二極管僅允許電流流經(jīng)一個(gè)方向。若設(shè)置保護(hù)二極管，則等離子電荷會(huì)經(jīng)由保護(hù)二極管的擴(kuò)散層脫逸，從而得以消除天線損壞的發(fā)生。
[0008]然而，在利用測(cè)試結(jié)構(gòu)的特定測(cè)試程序期間，電性測(cè)試結(jié)構(gòu)需要非標(biāo)準(zhǔn)性電性偏壓條件。這在必須對(duì)NFET施加負(fù)柵極偏壓或必須對(duì)PFET施加正柵極偏壓的情況下特別會(huì)發(fā)生。再者，空乏裝置或零Vt裝置正常需要相反的柵極偏壓。當(dāng)需要相反的偏壓條件時(shí)，在測(cè)試結(jié)構(gòu)中包括保護(hù)二極管會(huì)導(dǎo)致測(cè)試問題。也就是說，目前使用的保護(hù)二極管不能夠在非標(biāo)準(zhǔn)柵極偏壓條件下操作。
[0009]因此，希望提供具有測(cè)試結(jié)構(gòu)的改良型集成電路，其可在廣泛的測(cè)試條件范圍下操作，包括同時(shí)施加正及負(fù)偏壓。另外，希望提供包括附有保護(hù)二極管的測(cè)試結(jié)構(gòu)的集成電路，其在正及負(fù)偏壓條件下都能夠操作。再者，搭配附圖及前述技術(shù)領(lǐng)域與【背景技術(shù)】，經(jīng)由下文的實(shí)施方式及所附權(quán)利要求書，本發(fā)明的其它理想特征及特性將變得顯而易見。

【發(fā)明內(nèi)容】

[0010]揭示包括雙向保護(hù)二極管結(jié)構(gòu)的集成電路。在一項(xiàng)例示性具體實(shí)施例中，集成電路包括用于在制造集成電路期間或之后測(cè)試集成電路功能的測(cè)試電路部分。測(cè)試電路部分包括第一、第二、和第三二極管結(jié)構(gòu)以及電阻器結(jié)構(gòu)。第一及第三二極管結(jié)構(gòu)互相并聯(lián)并與電阻器串聯(lián)，并且電阻器及第一和第三二極管結(jié)構(gòu)與第二二極管結(jié)構(gòu)串聯(lián)。第一及第三二極管結(jié)構(gòu)組構(gòu)成供電流依第一方向流動(dòng)，并且第二二極管結(jié)構(gòu)組構(gòu)成供電流依與第一方向相反的第二方向流動(dòng)。
[0011]在另一例示性具體實(shí)施例中，集成電路包括主動(dòng)電路部分以及測(cè)試電路部分，該主動(dòng)電路部分含多個(gè)主動(dòng)半導(dǎo)體裝置，該測(cè)試電路部分與該主動(dòng)電路部分隔開且含測(cè)試電路結(jié)構(gòu)，該測(cè)試電路結(jié)構(gòu)包括晶體管及雙向保護(hù)二極管結(jié)構(gòu)。雙向保護(hù)二極管結(jié)構(gòu)包括半導(dǎo)體襯底、以及位于該半導(dǎo)體襯底內(nèi)具有第一導(dǎo)電類型的第一阱區(qū)、及相鄰于該第一阱區(qū)并具有第二導(dǎo)電類型的第二阱區(qū)。雙向保護(hù)二極管結(jié)構(gòu)更包括第一隆起結(jié)構(gòu)、第二隆起結(jié)構(gòu)、以及第三隆起結(jié)構(gòu)，該第一隆起結(jié)構(gòu)布置于該第一阱區(qū)上方并相鄰于該第一阱區(qū)且包括第一 P-n接面二極管，該第二隆起結(jié)構(gòu)布置于該第二阱區(qū)上方并相鄰于該第二阱區(qū)且具有該第二導(dǎo)電類型，該第三隆起結(jié)構(gòu)布置于該第二阱區(qū)上方并相鄰于該第二阱區(qū)且包括第二 p-n接面二極管。又再者，雙向保護(hù)二極管結(jié)構(gòu)包括第一導(dǎo)電連接線以及第二導(dǎo)電連接線，該第一導(dǎo)電連接線電性連接該第一隆起結(jié)構(gòu)至該第二隆起結(jié)構(gòu)，該第二導(dǎo)電連接線電性連接該第三隆起結(jié)構(gòu)至該晶體管的柵極。
[0012]在又另一例示性具體實(shí)施例中，集成電路包括主動(dòng)電路部分以及測(cè)試電路部分，該主動(dòng)電路部分含多個(gè)主動(dòng)半導(dǎo)體裝置，該測(cè)試電路部分與該主動(dòng)電路部分隔開并置于該集成電路的框體部分內(nèi)，該測(cè)試電路部分包括測(cè)試電路結(jié)構(gòu)，該測(cè)試電路結(jié)構(gòu)包括P型或η型晶體管及雙向保護(hù)二極管結(jié)構(gòu)。雙向保護(hù)二極管結(jié)構(gòu)包括含P型半導(dǎo)體材料的半導(dǎo)體襯底，其中晶體管為η型晶體管或η型半導(dǎo)體材料，其中晶體管為P型晶體管，并且半導(dǎo)體襯底內(nèi)包括P型阱區(qū)及相鄰于P型阱區(qū)的η型阱區(qū)。雙向保護(hù)二極管結(jié)構(gòu)更包括布置于P型阱區(qū)上方并相鄰于P型阱區(qū)且包括第一 p-n接面二極管的第一隆起結(jié)構(gòu)(其中第一 p-n接面二極管的P型部分相鄰于P型阱，并且第一 p-n接面二極管的η型部分通過P型部分與P型阱實(shí)體隔開)、布置于η型阱上方并相鄰于η型阱的第二隆起結(jié)構(gòu)(第二隆起結(jié)構(gòu)為完全η型并包括第一與第二部分，其中第二隆起結(jié)構(gòu)的第一部分相鄰于η型阱并