于實(shí)施方案，可以使用多晶硅或具有η型或p型摻 雜的外延單晶硅來(lái)實(shí)施導(dǎo)電層711、713。舉例來(lái)說(shuō)，可以使用群組中的一或多種材料來(lái)實(shí) 施絕緣層710、712、714,此群組由P-MSQ(聚甲基硅倍半氧烷）、SiLK、氟摻雜氧化物、碳摻 雜氧化物、多孔氧化物以及自旋有機(jī)聚合介電質(zhì)所組成，其中氟摻雜氧化物包括SiOF(氟 化硅酸鹽玻璃），碳摻雜氧化物包括碳氧化硅SiOC(碳酸硅酸鹽玻璃）、黑金剛石、珊瑚以及 極光材料。這些層可以各種方式形成，包括所屬技術(shù)領(lǐng)域適用的低壓化學(xué)氣相沉積法（low pressurechemicalvapordeposition,LPCVD)〇
[0150] 圖8繪示使用第一光刻圖案化（lithographicpatterning)步驟以定義導(dǎo)電條的 多個(gè)脊形疊層750的結(jié)果，其中使用導(dǎo)電層711、713的材料實(shí)施導(dǎo)電條，且通過(guò)絕緣層712、 714分離?？梢孕纬缮钋腋叩纳顚挶葴系烙谥卧S多層的疊層內(nèi)，利用基于光刻技術(shù)的工藝 施加碳硬質(zhì)掩模（carbonhardmask)以及活性離子刻蝕（reactiveionetching)。
[0151] 圖9繪示由單層組成存儲(chǔ)器材料的實(shí)施方案中，存儲(chǔ)器材料的層715的毯覆式沉 積的結(jié)果。在另一方案中，可以應(yīng)用氧化工藝而不是毯覆式沉積以形成氧化物于導(dǎo)電條的 暴露的側(cè)上，其中氧化物作為存儲(chǔ)器材料。
[0152] 圖10繪示高深寬比填充步驟的結(jié)果，其中使用導(dǎo)電材料，如具有η型或p型摻雜 的的多晶硅于作為字線的導(dǎo)電線，且沉積導(dǎo)電材料以形成層725。又，使用多晶硅的實(shí)施方 案中，可以形成硅化物層726于層725上。如圖所示，使用高深寬比沉積技術(shù)，如實(shí)施方案 中繪示的多晶硅的低壓化學(xué)氣相沉積法以完全地填充脊形疊層之間的溝道720,即使是具 有10納米寬等級(jí)的高深寬比的非常窄的溝道。
[0153] 圖11繪示使用第二光刻圖案化步驟以定義多個(gè)導(dǎo)電線760的結(jié)果，導(dǎo)電線760做 為用于3D存儲(chǔ)器陣列的字線。第二光刻圖案化步驟使用用于陣列的臨界尺寸的掩模來(lái)刻 蝕導(dǎo)電線之間的高深寬比溝道，不通過(guò)脊形疊層刻蝕?？梢允褂孟噍^于氧化硅或氮化硅，對(duì) 多晶硅有高度選擇性的刻蝕工藝來(lái)刻蝕多晶硅。因此，使用交替的刻蝕工藝，依靠相同的掩 模以刻蝕通過(guò)導(dǎo)電層以及絕緣層，且此工藝停止于下面的絕緣層710。繼續(xù)制造過(guò)程以完成 3D存儲(chǔ)器陣列。
[0154] 圖12-圖17繪示使用導(dǎo)電層與絕緣層的垂直通道結(jié)構(gòu)的范例工藝流程圖，其中絕 緣層中的至少一者具有實(shí)質(zhì)上大于它們各自物理厚度的等效氧化層厚度EOT。圖12繪示 形成輔助柵極導(dǎo)體（assistgateconductor) 1201以及多個(gè)導(dǎo)電層如層1210、1220、1230 與1240于集成電路基板（未繪示）之后的工藝流程的一階段，多個(gè)導(dǎo)電層如層1210、1220、 1230與1240與絕緣層1205的層交替疊置。絕緣層中的至少一者包括絕緣材料，此絕緣材 料的介電常數(shù)小于二氧化硅的介電常數(shù)，二氧化硅的介電常數(shù)約為3. 9。因此，絕緣層中至 少一者的等效氧化層厚度EOT大于其物理厚度。絕緣層可以包括具有介電常數(shù)等于或小于 3. 6的絕緣材料。絕緣材料可以為群組中的一或多種材料，此群組由P-MSQ(聚甲基硅倍半 氧烷）、SiLK、氟摻雜氧化物、碳摻雜氧化物、多孔氧化物以及自旋有機(jī)聚合介電質(zhì)所組成， 其中氟摻雜氧化物包括SiOF(氟化硅酸鹽玻璃），碳摻雜氧化物包括碳氧化硅SiOC(碳酸硅 酸鹽玻璃）、黑金剛石、珊瑚以及極光材料。
[0155] 圖13繪示刻蝕多個(gè)層，且停止于輔助柵極導(dǎo)體1201以定義導(dǎo)電條的多個(gè)疊層之 后的工藝流程的一階段，導(dǎo)電條的多個(gè)疊層包括疊層1310、1311與1312。疊層1310、1311 與1312包括導(dǎo)電條的至少一底平面（GSL)、導(dǎo)電條的多個(gè)中間軸面（WLs)以及導(dǎo)電條文 (SSLs)的頂平面。對(duì)于疊層1310,多個(gè)中間軸面可以包括N平面，從0至N-1，如圖13所繪 /_J、1〇
[0156] 圖14繪示形成存儲(chǔ)層1410于多個(gè)疊層中的導(dǎo)電條的上面與側(cè)面之后的工藝流程 的一階段，多個(gè)疊層包括疊層1310。存儲(chǔ)層1410接觸多個(gè)導(dǎo)電條的側(cè)面。存儲(chǔ)層1410可 以包括一多層、介電質(zhì)電荷儲(chǔ)存結(jié)構(gòu)。
[0157] 圖15繪示形成第二導(dǎo)電材料1510的層于存儲(chǔ)層1410上，且具有與存儲(chǔ)層1410 共形的一表面之后的工藝流程的一階段，存儲(chǔ)層1410位于多個(gè)疊層上，且多個(gè)疊層包括疊 層1310。第二導(dǎo)電材料包括一半導(dǎo)體，此半導(dǎo)體至少適用于疊層之間的區(qū)域，以做為用于存 儲(chǔ)單元的垂直字符串的通道區(qū)域。
[0158] 圖16繪示實(shí)施第二導(dǎo)電材料1510的層的圖案化以及定時(shí)的刻蝕之后的工藝流程 的一階段，定時(shí)圖案化與定時(shí)的刻蝕以在到達(dá)疊層之間的存儲(chǔ)層1410之前停止，以使得于 各疊層之間形成參考導(dǎo)體（例如1660)。為了形成參考導(dǎo)體，也可以使用其他工藝以停止 刻蝕，包括刻蝕停止層的使用，刻蝕停止層以所欲的深度配置于溝道中的第二導(dǎo)體材料。刻 蝕的圖案定義多個(gè)位線結(jié)構(gòu)1620/1630,位線結(jié)構(gòu)1620/1630正交地排列于多個(gè)疊層上且 具有與多個(gè)疊層共形的表面，多個(gè)疊層包括疊層1310。位線結(jié)構(gòu)1620/1630包括延伸至參 考導(dǎo)體（例如1660)的疊層之間的疊層間半導(dǎo)體主體元件1620,且疊層上的鏈接元件1630 連接半導(dǎo)體主體元件1620。為了顯露位于位線結(jié)構(gòu)間區(qū)域內(nèi)的下面的結(jié)構(gòu)，圖式顯示導(dǎo)電 條的疊層間的開口。然而，這些開口將會(huì)被填充絕緣材料。
[0159] 第二導(dǎo)電材料的層的刻蝕步驟亦定義至少一參考線結(jié)構(gòu)1640/1650,參考線結(jié)構(gòu) 1640/1650正交地排列于多個(gè)疊層上。參考線結(jié)構(gòu)包括延伸至參考導(dǎo)體（例如1660)的疊 層間垂直導(dǎo)電元件1640,參考導(dǎo)體（例如1660)位于疊層與疊層上的鏈接元件1650之間， 疊層連接疊層間垂直導(dǎo)電元件1640。
[0160] 圖16繪示做為圖案化且定時(shí)的刻蝕的結(jié)果的參考導(dǎo)體1660是配置于導(dǎo)電條的底 平面（GSL)與基板上的輔助柵極結(jié)構(gòu)1201之間。
[0161] 圖17繪示階梯式刻蝕工藝（staircaseetchingprocess)之后的工藝流程的一 階段，階梯式刻蝕工藝是用以隔離單獨(dú)的SSL線，且形成耦接至多個(gè)疊層中的導(dǎo)電條的鏈 接元件1761、1762與1763,疊層包括用于層間連接器1771、1772與1773的停放區(qū)域。圖案 化疊層時(shí)可以同時(shí)圖案化鏈接元件1761、1762與1763。鏈接元件（例如1205,圖12)之間 的絕緣層中的至少一者包括絕緣材料，此絕緣材料的介電常數(shù)小于二氧化硅的介電常數(shù)， 二氧化硅的介電常數(shù)約為3. 9。絕緣層可以包括具有介電常數(shù)等于或小于3. 6的絕緣材料。 繼續(xù)制造過(guò)程以完成3D存儲(chǔ)器陣列。
[0162] 圖18繪示制造使用犧牲層與絕緣層的垂直通道結(jié)構(gòu)的簡(jiǎn)化流程圖，絕緣層中的 至少一者具有實(shí)質(zhì)上大于它們各自物理厚度的等效氧化層厚度EOT。此方法開始于形成 z-方向中交替疊置的多個(gè)犧牲層和多個(gè)絕緣層于集成電路基板上，其中絕緣層中的至少一 者具有實(shí)質(zhì)上大于它們各自物理厚度的等效氧化層厚度EOT(步驟1810)。絕緣層可以包 括具有介電常數(shù)等于或小于3. 6的絕緣材料，如SiOF(氟化硅酸鹽玻璃）的介電常數(shù)。絕 緣材料為群組中的一或多種材料，此群組由P-MSQ(聚甲基硅倍半氧烷）、SiLK、氟摻雜氧 化物、碳摻雜氧化物、多孔氧化物以及自旋有機(jī)聚合介電質(zhì)所組成，其中氟摻雜氧化物包括 SiOF(氟化硅酸鹽玻璃），碳摻雜氧化物包括碳氧化硅SiOC(碳酸硅酸鹽玻璃）、黑金剛石、 珊瑚以及極光材料。
[0163] 刻蝕犧牲層與絕緣層以形成第一開口（步驟1820)。于第一開口內(nèi)形成多個(gè)垂直 導(dǎo)電條（步驟1830)。接著刻蝕犧牲層與絕緣層以形成多個(gè)垂直導(dǎo)電條中相鄰垂直導(dǎo)電條 之間的第二開口，從而暴露多個(gè)犧牲層（步驟1840)。移除通過(guò)第二開口暴露的多個(gè)犧牲層 以形成絕緣層之間的水平開口（步驟1850)。存儲(chǔ)層是形成于水平開口中的垂直導(dǎo)電條的 側(cè)面上（步驟1860)。導(dǎo)電條的多個(gè)平面是形成于水平開口中。多個(gè)平面中的導(dǎo)電條側(cè)面 接觸存儲(chǔ)層（步驟1870)。多個(gè)平面包括導(dǎo)電條的多個(gè)中間軸面（WLs)。多個(gè)平面可以包 括接觸存儲(chǔ)層的導(dǎo)電條（SSL)的一頂平面，以及接觸存儲(chǔ)層的導(dǎo)電條（GSL)的底平面。接 著絕緣材料是形成于第二開口內(nèi)。
[0164] 存儲(chǔ)層可以包括多層介電質(zhì)電荷捕捉結(jié)構(gòu)，從已知的閃存技術(shù)，包括如 0N0 (oxide-nitride-oxide，氧化層-氮化層-氧化層）、0N0N0 (oxide-nitride-oxide-nitr 1(^-〇11(16，氧化層-氮化層-氧化層-氮化層-氧化層）、301'103(8；[1;[0011-011(16-11；[1：1^(16-oxide-silicon，娃-氧化層-氮化娃層-氧化層-??圭）、BE_S0N0S(bandgapengineeredsi 1icon-oxide-nitride-oxide-silicon，能隙工程的娃-氧化層-氮化娃層-氧化層-娃）、 TAN0S(tantalumnitride,aluminumoxide,siliconnitride,siliconoxide,silicon,氮 化鉭、氧化錯(cuò)、氮化娃、氧化娃、娃）以及MABE-S0N0S(metal_high-kbandgap-engineered silicon-oxide-nitride-oxide-silicon，金屬-高介電常數(shù)能隙工程的娃-氧化層-氮化 石圭層-氧化層-娃）。
[0165] 此方法更可以包括形成參考導(dǎo)體于多個(gè)犧牲層與絕緣層以及集成電路基板之間 的水平面，其中參考導(dǎo)體被連接至多個(gè)垂直導(dǎo)電條。參考導(dǎo)體可以包括N+摻雜半導(dǎo)體材 料。
[0166] 圖19-圖25繪示使用犧牲層與絕緣層的垂直通道結(jié)構(gòu)的范例工藝流程圖，絕緣層 中的至少一者具有實(shí)質(zhì)上大于它們各自物理厚度的等效氧化層厚度EOT。圖19繪示部分 地制造的存儲(chǔ)器裝置的X-Z平面中的剖面。于圖19所示的范例中，存儲(chǔ)器裝置包括用于 形成字線（WLs)于集成電路基板上的多個(gè)犧牲層（例如1920、1930、1940)。多個(gè)犧牲層可 以包括用于形成字符串選擇線（SSL)的一頂犧牲層（例如1950)以及用于形成接地選擇 線（GSL)的一底犧牲層（例如1910)。通過(guò)絕緣層（例如1905、1915、1925、1935、1945與 1955)分離犧牲層。多個(gè)犧牲層可以包括氮化硅。絕緣層中的至少一者包括絕緣材料，此絕 緣材料的介電常數(shù)小于二氧化硅的介電常數(shù)，二氧化硅的介電常數(shù)約為3. 9。因此，絕緣層 中至少一者的等效氧化層厚度EOT大于其物理厚度。絕緣層可以包括具有介電常數(shù)等于或 小于3. 6的絕緣材料。絕緣材料可以為群組中的一或多種材料，此群組由P-MSQ(聚甲基硅 倍半氧烷）、SiLK、氟摻雜氧化物、碳摻雜氧化物、多孔氧化物以及自旋有機(jī)聚合介電質(zhì)所組 成，其中氟摻雜氧化物包括SiOF(氟化硅酸鹽玻璃），碳摻雜氧化物包括碳氧化硅SiOC(碳 酸硅酸鹽玻璃）、黑金剛石、珊瑚以及極光材料。
[0167] 硬掩模（例如1960)是配置于犧牲層以及導(dǎo)電層上來(lái)圖案化犧牲層以及絕緣層。 硬掩?？梢园ǘ嗑Ч瑁嗑Ч鑼?duì)于使用于犧牲層中的氮化硅材料，以及使用于絕緣層中 的絕緣材料具有高的選擇性。
[0168] 圖20繪示刻蝕犧牲層與絕緣層以及使用硬掩模以形成第一開口（例如2010、 2020)之后的工藝