Otp存儲單元、otp存儲單元的制作方法及芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體集成電路的技術(shù)領(lǐng)域，具體而言，涉及一種0ΤΡ存儲單元、0ΤΡ存儲單元的制作方法及芯片。
【背景技術(shù)】
[0002]現(xiàn)有系統(tǒng)集成芯片或微處理芯片的邏輯制程中，都需要在芯片中弓丨入一個存儲器來儲存系統(tǒng)代碼。一次可編程(0ΤΡ)存儲器由于具有成本低且與邏輯制程相兼容的特性，近年來得到了廣泛的應(yīng)用。當(dāng)制作得到0ΤΡ存儲器的芯片之后，可以通過編碼的形式將代碼寫入0ΤΡ存儲器。同時，可以將不同的客戶提供的代碼寫入0ΤΡ存儲器，以使得芯片實現(xiàn)不同的功能。
[0003]0ΤΡ存儲器通常由0ΤΡ存儲單元和與之相匹配的外圍電路組成。圖1示出了現(xiàn)有0ΤΡ存儲單元的剖面結(jié)構(gòu)示意圖。如圖1所示，該0ΤΡ存儲單元包括設(shè)置于襯底上的有源區(qū)10'，設(shè)置于有源區(qū)10'上的選擇柵結(jié)構(gòu)20'，與選擇柵結(jié)構(gòu)20'平行地設(shè)置于有源區(qū)10'上的浮柵結(jié)構(gòu)30'，以及設(shè)置于浮柵上的自對準(zhǔn)硅化物阻擋層40'。其中，選擇柵結(jié)構(gòu)20'和浮柵結(jié)構(gòu)30'均包括沿遠(yuǎn)離有源區(qū)10'的方向上依次設(shè)置的柵氧化物層和柵極材料層，以及設(shè)置于柵氧化物層的側(cè)壁和柵極材料層的側(cè)壁上的側(cè)壁層。同時，該0TP存儲單元還包括設(shè)置于有源區(qū)10'中的源極和漏極，以及分別與選擇柵結(jié)構(gòu)20'、源極和漏極相連設(shè)置的接觸插塞。
[0004]在對上述0ΤΡ存儲單元進行編程時，需要在漏極和選擇柵結(jié)構(gòu)20'、源極和襯底上同時施加電壓，以在有源區(qū)10'和浮柵結(jié)構(gòu)30'之間形成合適的電場并使電子從浮柵結(jié)構(gòu)30'中移入或移出。然而，對現(xiàn)有0ΤΡ存儲單元進行編程所需的時間普遍較長，從而限制了 0ΤΡ存儲單元的性能的提高。在0.18μπι及以下制程中，技術(shù)人員嘗試通過對柵極材料層(通常為多晶硅層)進行熱載流子注入(HCI)以提高柵極材料層中電子濃度等，進而減少對0ΤΡ存儲單元進行編程的時間。然而，通過熱電子注入很難精確調(diào)節(jié)柵極材料層中電子濃度等參數(shù)，進而無法精確調(diào)節(jié)對0ΤΡ存儲單元進行編程的時間。
【發(fā)明內(nèi)容】
[0005]本申請旨在提供一種0ΤΡ存儲單元、0ΤΡ存儲單元的制作方法及芯片，以減少對0ΤΡ存儲單元進行編程所需的時間。
[0006]為了實現(xiàn)上述目的，本申請?zhí)峁┝艘环N0ΤΡ存儲單元，包括設(shè)置于襯底上的有源區(qū)，設(shè)置于有源區(qū)上的選擇柵結(jié)構(gòu)，與選擇柵結(jié)構(gòu)平行地設(shè)置于有源區(qū)上的浮柵結(jié)構(gòu)，其中，該0ΤΡ存儲單元還包括:覆蓋有源區(qū)的裸露表面的控制柵層。
[0007]進一步地，上述0ΤΡ存儲單元中，選擇柵結(jié)構(gòu)的兩端和浮柵結(jié)構(gòu)的兩端延伸至有源區(qū)之外；控制柵層覆蓋在有源區(qū)的裸露表面和位于有源區(qū)之外的襯底上。
[0008]進一步地，上述0ΤΡ存儲單元中，選擇柵結(jié)構(gòu)包括沿遠(yuǎn)離有源區(qū)的方向上依次設(shè)置的選擇柵氧化物層和選擇柵材料層，以及設(shè)置于選擇柵氧化物層的側(cè)壁和選擇柵材料層的側(cè)壁上的選擇柵側(cè)壁層；浮柵結(jié)構(gòu)包括沿遠(yuǎn)離有源區(qū)的方向上依次設(shè)置的浮柵氧化物層和浮柵材料層，以及設(shè)置于浮柵氧化物層的側(cè)壁和浮柵材料層的側(cè)壁上的浮柵側(cè)壁層；控制柵層覆蓋在選擇柵側(cè)壁層、浮柵側(cè)壁層和有源區(qū)的裸露表面上。
[0009]進一步地，上述0ΤΡ存儲單元中，選擇柵材料層、浮柵材料層和控制柵層的材料為多晶石圭。
[0010]進一步地，上述0ΤΡ存儲單元還包括:覆蓋浮柵結(jié)構(gòu)的自對準(zhǔn)硅化物阻擋層。
[0011]進一步地，上述0ΤΡ存儲單元還包括:設(shè)置于選擇柵結(jié)構(gòu)遠(yuǎn)離浮柵結(jié)構(gòu)一側(cè)的有源區(qū)中的源極，設(shè)置于浮柵結(jié)構(gòu)遠(yuǎn)離選擇柵結(jié)構(gòu)一側(cè)的有源區(qū)中的漏極，以及分別與控制柵層、選擇柵結(jié)構(gòu)、源極和漏極相連設(shè)置的接觸插塞。
[0012]本申請還提供了一種0ΤΡ存儲單元的制作方法，該制作方法包括:提供具有有源區(qū)的襯底；在有源區(qū)上形成選擇柵結(jié)構(gòu)和平行于選擇柵結(jié)構(gòu)的浮柵結(jié)構(gòu)；形成覆蓋有源區(qū)的裸露表面的控制柵層。
[0013]進一步地，上述制作方法中，形成選擇柵結(jié)構(gòu)的步驟中，形成包括沿遠(yuǎn)離有源區(qū)的方向上依次設(shè)置的選擇柵氧化物層和選擇柵材料層，以及位于選擇柵氧化物層的側(cè)壁和選擇柵材料層的側(cè)壁上的選擇柵側(cè)壁層的選擇柵結(jié)構(gòu)；形成浮柵結(jié)構(gòu)的步驟中，形成包括沿遠(yuǎn)離有源區(qū)的方向上依次設(shè)置的浮柵氧化物層和浮柵材料層，以及位于浮柵氧化物層的側(cè)壁和浮柵材料層的側(cè)壁上的浮柵側(cè)壁層的浮柵結(jié)構(gòu)。
[0014]進一步地，上述制作方法中，形成選擇柵結(jié)構(gòu)和浮柵結(jié)構(gòu)的步驟包括:在襯底上沿遠(yuǎn)離襯底的方向上依次沉積氧化物層、第一柵極材料層和掩膜層；刻蝕掩膜層、第一柵極材料層和氧化物層，以形成選擇柵氧化物層、選擇柵材料層、浮柵氧化物層和浮柵材料層；在選擇柵氧化物層的側(cè)壁和選擇柵材料層的側(cè)壁上形成選擇柵側(cè)壁層，并在浮柵氧化物層的側(cè)壁和浮柵材料層的側(cè)壁上形成浮柵側(cè)壁層。
[0015]進一步地，上述制作方法中，形成控制柵層的步驟包括:形成覆蓋選擇柵結(jié)構(gòu)、浮柵結(jié)構(gòu)和襯底的裸露表面的第二柵極材料層；刻蝕第二柵極材料層，以形成覆蓋在選擇柵側(cè)壁層、浮柵側(cè)壁層和有源區(qū)的裸露表面上的控制柵層極；去除剩余掩膜層。
[0016]進一步地，上述制作方法中，形成控制柵層之后，形成覆蓋浮柵結(jié)構(gòu)的自對準(zhǔn)硅化物阻擋層，包括以下步驟:形成覆蓋控制柵層、選擇柵結(jié)構(gòu)和浮柵結(jié)構(gòu)的自對準(zhǔn)硅化物阻擋材料；刻蝕自對準(zhǔn)硅化物阻擋材料以形成自對準(zhǔn)硅化物阻擋層。
[0017]進一步地，上述制作方法中，形成選擇柵結(jié)構(gòu)和浮柵結(jié)構(gòu)之后，進行離子注入以在選擇柵結(jié)構(gòu)遠(yuǎn)離浮柵結(jié)構(gòu)一側(cè)的有源區(qū)中形成源極，并在浮柵結(jié)構(gòu)遠(yuǎn)離選擇柵結(jié)構(gòu)一側(cè)的有源區(qū)中形成漏極；形成自對準(zhǔn)硅化物阻擋層之后，形成分別與控制柵層、選擇柵結(jié)構(gòu)、源極和漏極相連的接觸插塞。
[0018]本申請還提供了一種芯片，包括至少一個0ΤΡ存儲單元，其中，該0ΤΡ存儲單元為本申請?zhí)峁┑?ΤΡ存儲單元。
[0019]應(yīng)用本申請的技術(shù)方案，通過設(shè)置覆蓋有源區(qū)的裸露表面的控制柵層，并通過對控制柵層施加電壓，從而在浮柵結(jié)構(gòu)和有源區(qū)之間形成了垂直于有源區(qū)方向的電場，且該電場能夠提高電子從浮柵結(jié)構(gòu)中移入或移出的速率，進而減少了電子從浮柵結(jié)構(gòu)中移入或移出所需的時間，并減少了對0ΤΡ存儲單元進行編程所需的時間。
【附圖說明】
[0020]構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0021]圖1示出了現(xiàn)有0ΤΡ存儲單元的剖面結(jié)構(gòu)示意圖；
[0022]圖2a示出了本申請實施方式所提供的0ΤΡ存儲單元的剖面結(jié)構(gòu)示意圖；
[0023]圖2b示出了本申請實施方式所提供的0ΤΡ存儲單元的另一剖面結(jié)構(gòu)示意圖；
[0024]圖3示出了本申請實施方式所提供的0ΤΡ存儲單元的制作方法的流程示意圖；
[0025]圖4示出了在本申請實施方式所提供的0ΤΡ存儲單元的制作方法中，提供具有有源區(qū)的襯底后的基體的剖面結(jié)構(gòu)示意圖；
[0026]圖5示出了在圖4所示的有源區(qū)上形成選擇柵結(jié)構(gòu)和平行于選擇柵結(jié)構(gòu)的浮柵結(jié)構(gòu)后的基體的剖面結(jié)構(gòu)示意圖；
[0027]圖5-1示出了在圖4所示的襯底上沿遠(yuǎn)離襯底的方向上依次沉積氧化物層、第一柵極材料層和掩膜層后的基體的剖面結(jié)構(gòu)示意圖；
[0028]圖5-2示出了刻蝕圖5-1所示的掩膜層、第一柵極材料層和氧化物層，以形成選擇柵氧化物層、選擇柵材料層、浮柵氧化物層和浮柵材料層后的基體的剖面結(jié)構(gòu)示意圖；
[0029]圖6示出了形成覆蓋圖5所示的有源區(qū)的裸露表面的控制柵層后的基體的剖面結(jié)構(gòu)示意圖；
[0030]圖6-1示出了形成覆蓋圖5所示形成覆蓋選擇柵結(jié)構(gòu)、浮柵結(jié)構(gòu)和襯底的裸露表面的第二柵極材料層后的基體的剖面結(jié)構(gòu)示意圖；
[0031]圖6-2示出了刻蝕圖6-1所示的第二柵極材料層，以形成覆蓋在選擇柵側(cè)壁層、浮柵側(cè)壁層和有源區(qū)的裸露表面上的控制柵層后的基體的剖面結(jié)構(gòu)示意圖；
[0032]圖7示出了形成覆蓋圖6所示的浮柵結(jié)構(gòu)的自對準(zhǔn)硅化物阻擋層后的基體的剖面結(jié)構(gòu)示意圖；以及
[0033]圖7-1示出了形成覆蓋圖6所示的控制柵層、選擇柵結(jié)構(gòu)和浮柵結(jié)構(gòu)的自對準(zhǔn)硅化物阻擋材料后的基體的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0034]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細(xì)說明本申請。
[003