一種基于鍺硅異質(zhì)結(jié)工藝的雙向esd保護(hù)器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路靜電放電(Electrostatic Discharge，ESD)保護(hù)領(lǐng)域，具體涉及一種基于鍺硅(SiGe)異質(zhì)結(jié)工藝的新型雙向ESD保護(hù)器件。
【背景技術(shù)】
[0002]靜電放電現(xiàn)象廣泛存在于自然界中，它是引起集成電路產(chǎn)品失效的重要原因之一。集成電路產(chǎn)品在其生產(chǎn)制造以及裝配過程中很容易受到靜電放電的影響，造成產(chǎn)品的可靠性降低，甚至損壞。因此，研究可靠性高和靜電防護(hù)性能強(qiáng)的靜電放電防護(hù)器件和防護(hù)電路對提高集成電路的成品率和可靠性具有不可忽視的作用。
[0003]當(dāng)集成電路發(fā)生靜電放電現(xiàn)象時(shí)，大量電荷瞬間流入芯片的引腳，這些電路產(chǎn)生的電流通?？蛇_(dá)幾個(gè)安培，在該引腳處產(chǎn)生的電壓高達(dá)幾十伏甚至幾百伏。較大的電流和較高的電壓會(huì)造成芯片內(nèi)部電路的損害和器件的擊穿，從而導(dǎo)致電路功能的失效。因此，為了防止芯片遭受到ESD的損傷，就需要對芯片的每個(gè)引腳進(jìn)行有效的ESD防護(hù)。
[0004]SiGe工藝能夠在Si片上通過能帶工程和應(yīng)變工程改善Si的性能，同時(shí)又能夠采用成熟和廉價(jià)的Si工藝技術(shù)來加工。在近年移動(dòng)端普及的大環(huán)境下，適應(yīng)高頻、高速、低功耗的SiGe工藝正慢慢取代Si工藝的地位。所以，探索設(shè)計(jì)基于SiGe工藝的ESD保護(hù)新結(jié)構(gòu)有利于提高基于SiGe工藝的集成電路的可靠性。
[0005]在SiGe工藝下，通常采用SiGe異質(zhì)結(jié)雙極型晶體管HBT器件結(jié)構(gòu)來進(jìn)行ESD保護(hù)?；綡BT器件結(jié)構(gòu)如圖1所示，包括:
[0006]p型硅襯底110;
[0007]所述襯底110上形成η型埋層120 ；
[0008]所述η型埋層120上形成η型阱區(qū)130 ;
[0009]所述η型埋層120上的η型阱區(qū)130的兩側(cè)分別設(shè)有η型重?fù)诫s區(qū)141和142，該區(qū)域141和區(qū)域142與集電極相連；
[0010]所述η型阱區(qū)130上方形成一個(gè)Ρ型SiGe層150，該SiGe層150與基極相連；
[0011]所述SiGe層150上形成一個(gè)η型多晶硅區(qū)域160，且該多晶硅區(qū)域160與發(fā)射極相連；
[0012]通常作為ESD保護(hù)器件使用時(shí)，ΗΒΤ的發(fā)射極接地，集電極接芯片的輸入輸出端或電源端，基極浮空。當(dāng)相對于地為正的ESD脈沖來到芯片的輸入輸出端口或電源端口時(shí)，ΗΒΤ的集電結(jié)反偏，發(fā)射結(jié)正偏；當(dāng)ESD脈沖電壓大于ΗΒΤ的基極開路集電結(jié)雪崩擊穿電壓BVCE。時(shí)，大量的電子空穴對在HBT的集電結(jié)附近產(chǎn)生；其中，電子通過η型阱區(qū)130，η型埋層區(qū)120，η型重?fù)诫s區(qū)141和142流出集電極，而空穴則通過正偏的發(fā)射結(jié)流出發(fā)射極；這樣，ESD電流就通過ΗΒΤ器件泄放掉。當(dāng)相對于地為負(fù)的ESD脈沖來到芯片的輸入輸出端口或電源端口時(shí)，ΗΒΤ的集電結(jié)正偏，發(fā)射結(jié)反偏；當(dāng)ESD脈沖電壓大于ΗΒΤ的基極開路發(fā)射結(jié)雪崩擊穿電壓BVEe(^，大量的電子空穴對在ΗΒΤ的發(fā)射結(jié)附近產(chǎn)生；其中，電子通過η型多晶硅區(qū)域160流出發(fā)射極，而空穴則通過正偏的集電結(jié)流出集電極；這樣，ESD電流就通過HBT器件泄放掉了。通常情況下，HBT的BVEe。會(huì)遠(yuǎn)小于BVeE。;因此，使用基極浮空的HBT作為ESD保護(hù)器件時(shí)，其應(yīng)對正負(fù)ESD脈沖時(shí)的觸發(fā)電壓會(huì)有較大的區(qū)別，不能實(shí)現(xiàn)相同的雙向ESD保護(hù)能力，容易造成內(nèi)部電路的ESD損傷。
[0013]針對上述問題，本發(fā)明提出來一種基于SiGe異質(zhì)結(jié)雙極型晶體管HBT器件結(jié)構(gòu)的雙向?qū)ΨQ的SCR器件結(jié)構(gòu)；該結(jié)構(gòu)不僅在結(jié)構(gòu)上對稱，在ESD保護(hù)能力上對于正ESD脈沖和負(fù)ESD脈沖具有相同的泄放能力，即功能上也對稱。

【發(fā)明內(nèi)容】

[0014]本發(fā)明的目的在于針對現(xiàn)有SiGe異質(zhì)結(jié)雙極型晶體管HBT器件不能實(shí)現(xiàn)相同的雙向ESD保護(hù)能力的問題，提供一種基于SiGe異質(zhì)結(jié)雙極型晶體管HBT器件結(jié)構(gòu)的雙向?qū)ΨQ的SCR器件；該結(jié)構(gòu)不僅結(jié)構(gòu)上對稱，也能實(shí)現(xiàn)相同的雙向ESD保護(hù)。本發(fā)明采用的技術(shù)方案為:
[0015]一種基于鍺硅(SiGe)異質(zhì)結(jié)工藝的新型雙向ESD保護(hù)器件，包括:
[0016]第一種導(dǎo)電類型娃襯底，
[0017]所述第一種導(dǎo)電類型硅襯底上形成第二種導(dǎo)電類型埋層，
[0018]所述第二種導(dǎo)電類型埋層上形成第二種導(dǎo)電類型阱區(qū)，
[0019]所述第二種導(dǎo)電類型阱區(qū)上形成呈左右對稱分布的兩個(gè)第一種導(dǎo)電類型SiGe層，
[0020]每個(gè)第一種導(dǎo)電類型SiGe層上分別形成N個(gè)第二種導(dǎo)電類型多晶硅層，N為正整數(shù)，其中，左側(cè)第一種導(dǎo)電類型SiGe層上形成的N個(gè)第二種導(dǎo)電類型多晶硅層連接陽極，右側(cè)第一種導(dǎo)電類型SiGe層上形成的N個(gè)第二種導(dǎo)電類型多晶硅層連接陰極。
[0021]進(jìn)一步的，所述左側(cè)第一種導(dǎo)電類型SiGe層通過第一電阻與陽極相連，所述右側(cè)第一種導(dǎo)電類型SiGe層通過第二電阻與陰極相連，且所述第一電阻與第二電阻的阻值相同。
[0022]本發(fā)明提供一種基于鍺硅異質(zhì)結(jié)工藝的用于新型雙向ESD保護(hù)的SCR結(jié)構(gòu)，該結(jié)構(gòu)基于鍺硅異質(zhì)結(jié)雙極型晶體管HBT的基本結(jié)構(gòu)，構(gòu)成雙向完全對稱的SCR結(jié)構(gòu)；當(dāng)該SCR器件結(jié)構(gòu)的陰極接地，該器件既可以泄放相對于地是正的ESD脈沖電流，也可以泄放相對于地是負(fù)的ESD脈沖電流，具有雙向相同的ESD保護(hù)能力。
【附圖說明】
[0023]圖1是基本SiGe異質(zhì)結(jié)雙極型晶體管HBT器件結(jié)構(gòu)示意圖。
[0024]圖2是實(shí)施例1新型雙向ESD保護(hù)SCR器件結(jié)構(gòu)示意圖。
[0025]圖3是實(shí)施例2新型雙向ESD保護(hù)SCR器件結(jié)構(gòu)示意圖。
[0026]圖4是實(shí)施例3新型雙向ESD保護(hù)SCR器件結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明進(jìn)行詳細(xì)說明。
[0028]實(shí)施例1
[0029]本實(shí)施例中提供基于鍺硅異質(zhì)結(jié)工藝的用于新型雙向ESD保護(hù)的SCR結(jié)構(gòu)，其結(jié)構(gòu)及等效電路如圖2所示，該結(jié)構(gòu)為基極浮空的單發(fā)射極條雙向?qū)ΨQSCR器件，包括:
[0030]ρ型硅襯底110;
[0031]所述ρ型硅襯底110上形成η型埋層120 ;
[0032]所述η型埋層120上形成η型阱區(qū)130 ;
[0033]所述η型阱區(qū)130上方左側(cè)形成一個(gè)ρ型SiGe層151 ；
[0034]所述SiGe層151上形成一個(gè)η型多晶硅區(qū)域161，且該多晶硅區(qū)域161與陽極相連；
[0035]所述η型阱區(qū)130上方右側(cè)形成一個(gè)ρ型SiGe層152 ；
[0036]所述SiGe層152上形成一個(gè)η型多晶硅區(qū)域162，且該多晶硅區(qū)域162與陰極相連;
[0037]所述ρ型SiGe層151和ρ型SiGe層152呈左右對稱設(shè)置，所述的雙向SCR結(jié)構(gòu)是一個(gè)由η型多晶硅區(qū)域161、ρ型SiGe層151、η型阱區(qū)130、ρ型SiGe層152和η型多晶娃區(qū)域162構(gòu)成的五層ηρηρη結(jié)構(gòu)。
[0038]由其等效電路圖可以看到，該SCR器件是由寄生的npnl晶體管、寄生的npn2晶體管和寄生pnp晶體管構(gòu)成