單元布局和結(jié)構(gòu)的制作方法
【技術領域】
[0001]本發(fā)明涉及單元布局和結(jié)構(gòu)。
【背景技術】
[0002]通常,電子設計自動化(EDA)工具幫助半導體設計者采用期望電路的純粹行為描述并且工作以制作打算制造的電路的完成了的布局。該工藝通常采用電路的行為描述并且將其變成功能描述,其然后分解成數(shù)千個布爾函數(shù)并且映入使用標準單元庫的單元行。一旦映入,實施分析以將結(jié)構(gòu)設計轉(zhuǎn)變成物理布局。
[0003]然而,隨著半導體器件大體上變得越來越小,已經(jīng)出現(xiàn)在電子設計自動化領域內(nèi)的技術問題。當結(jié)構(gòu)設計達到將要用于將設計轉(zhuǎn)變成物理半導體器件的制造工藝的物理限制時可能出現(xiàn)這些問題。需要解決和克服這些問題以便繼續(xù)降低半導體器件的整體尺寸。
【發(fā)明內(nèi)容】
[0004]為了解決現(xiàn)有技術中的問題,本發(fā)明提供了一種設計半導體器件的方法,所述方法包括:將第一單元和第二單元放置至第一單元行內(nèi);將第三單元和第四單元放置至與所述第一單元行相鄰的第二單元行內(nèi);在放置所述第一單元和所述第二單元之后以及在放置所述第三單元和所述第四單元之后,使用微處理器實施后布局處理,其中,實施所述后布局處理還包括:將所述第一單元中的第一通孔和所述第三單元中的第二通孔合并至第三通孔內(nèi);以及在不切斷電連接的情況下從所述第一單元去除第四通孔。
[0005]在上述方法中,其中,在去除所述第四通孔之前,所述第四通孔將單元邊界導體與接地軌連接。
[0006]在上述方法中,其中,在去除所述第四通孔之前,所述第四通孔將單元邊界導體與接地軌連接;其中,所述單元邊界導體通過金屬零連接件保持電連接至所述接地軌。
[0007]在上述方法中,其中,所述第一單元是反相器。
[0008]在上述方法中,其中,所述第一單元是反相器;其中,所述第二單元是反相器。
[0009]在上述方法中,其中,處于所述第一單元、所述第二單元、所述第三單元和所述第四單元的交叉處的區(qū)域包括:所述第一單元的第一漏極區(qū);所述第二單元的第一源極區(qū);所述第三單元的第二源極區(qū);以及所述第四單元的第二漏極區(qū)。
[0010]在上述方法中,其中,處于所述第一單元、所述第二單元、所述第三單元和所述第四單元的交叉處的區(qū)域包括:所述第一單元的第一源極區(qū);所述第二單元的第一漏極區(qū);所述第三單元的第二漏極區(qū);以及所述第四單元的第三漏極區(qū),其中,所述第一通孔和所述第二通孔合并至“L”形狀內(nèi)。
[0011]根據(jù)本發(fā)明的另一個方面,提供了一種用EDA處理系統(tǒng)設計半導體器件的方法,所述方法包括:從單元庫接收第一單元、第二單元、第三單元和第四單元;使用微處理器將所述第一單元和所述第二單元放置至第一單元行內(nèi)以及將所述第三單元和所述第四單元放置至第二單元行內(nèi),其中,所述第一單元、所述第二單元、所述第三單元和所述第四單元的交叉區(qū)域包括第一通孔和第二通孔;使用所述微處理器將第一掩模層的第一部分放置在所述第一通孔的上方;使用所述微處理器將第二掩模層的第一部分放置在所述第二通孔的上方;以及基于所述第一掩模層和所述第二掩模層使用所述微處理器分析所述第一通孔和所述第二通孔,其中,分析所述第一通孔和所述第二通孔還包括確定所述第一通孔是否應該與所述第二通孔合并或去除。
[0012]在上述方法中,還包括:將第三掩模層的第一部分放置在所述第一通孔的上方;以及確定所述第一掩模層和所述第二掩模層是否位于所述第三掩模層內(nèi)。
[0013]在上述方法中,其中,分析所述第一通孔和所述第二通孔還包括:圍繞所述第二通孔形成禁區(qū);以及確定所述禁區(qū)是否接觸所述第一通孔。
[0014]在上述方法中,還包括:在垂直于所述第一單元行的第一方向上擴展所述第二通孔以形成第一擴展區(qū);以及在垂直于所述第一單元行并且不同于所述第一方向的第二方向上擴展由所述第二掩模層的第二部分覆蓋的第三通孔以形成第二擴展區(qū);以及當所述第一擴展區(qū)接觸所述第二擴展區(qū)時合并所述第一通孔和所述第二通孔。
[0015]在上述方法中,還包括:在垂直于所述第一單元行的第一方向上擴展所述第二通孔以形成第一擴展區(qū);在與所述第一單元行平行的第二方向上擴展所述第一通孔以形成第二擴展區(qū);以及將所述第二通孔、所述第一通孔、所述第一擴展區(qū)以及所述第二擴展區(qū)合并至第一單個合并通孔內(nèi)。
[0016]在上述方法中,還包括:在垂直于所述第一單元行的第一方向上擴展所述第二通孔以形成第一擴展區(qū);在與所述第一單元行平行的第二方向上擴展所述第一通孔以形成第二擴展區(qū);以及將所述第二通孔、所述第一通孔、所述第一擴展區(qū)以及所述第二擴展區(qū)合并至第一單個合并通孔內(nèi);其中,所述第一單個合并通孔具有“ L”形狀。
[0017]在上述方法中,還包括:在垂直于所述第一單元行的第一方向上擴展所述第二通孔以形成第一擴展區(qū);在與所述第一單元行平行的第二方向上擴展所述第一通孔以形成第二擴展區(qū);以及將所述第二通孔、所述第一通孔、所述第一擴展區(qū)以及所述第二擴展區(qū)合并至第一單個合并通孔內(nèi);還包括:分析所述第一單個合并通孔是否覆蓋第二單個合并通孔;以及將所述第一單個合并通孔和所述第二單個合并通孔合并至單個合并形狀內(nèi)。
[0018]在上述方法中,還包括降低與單元邊界連接的所述第一通孔的尺寸。
[0019]根據(jù)本發(fā)明的又一個方面,提供了一種半導體器件,包括:第一單元行,具有第一單元和與所述第一單元相鄰的第二單元;第二單元行,與所述第一單元行相鄰,其中,所述第二單元行包括第三單元和第四單元;以及合并的通孔,將電源/接地軌電連接至第一源極/漏極區(qū)和第二源極/漏極區(qū),所述第一源極/漏極區(qū)位于所述第二單元中并且所述第二源極/漏極區(qū)位于所述第四單元中,所述合并的通孔延伸至所述第二單元和所述第四單元內(nèi)。
[0020]在上述半導體器件中,其中,所述合并的通孔電連接至與所述第一源極/漏極區(qū)物理接觸的第一金屬零連接件。
[0021]在上述半導體器件中,其中,所述合并的通孔電連接至與所述第一源極/漏極區(qū)物理接觸的第一金屬零連接件;其中,所述第一金屬零連接件具有與所述第二單元中的第一單元邊界導體物理接觸的第一部分。
[0022]在上述半導體器件中,其中,所述合并的通孔電連接至與所述第一源極/漏極區(qū)物理接觸的第一金屬零連接件;其中,所述第一金屬零連接件具有與所述第二單元中的第一單元邊界導體物理接觸的第一部分;其中,所述第一金屬零連接件具有與所述第四單元中的接觸件物理接觸的第二部分。
[0023]在上述半導體器件中,其中,所述第一單元是第一反相器,所述第二單元是第二反相器,所述第三單元是第三反相器以及所述第四單元是第四反相器。
【附圖說明】
[0024]當結(jié)合附圖進行閱讀時,根據(jù)下面詳細的描述可以最佳地理解本發(fā)明的各方面。應該注意的是,根據(jù)工業(yè)中的標準實踐,對各種部件沒有按比例繪制。實際上,為了清楚的討論,各部件的尺寸可以被任意地增大或減小。
[0025]圖1根據(jù)一些實施例示出處理系統(tǒng)的框圖。
[0026]圖2根據(jù)一些實施例示出電子設計自動化系統(tǒng)使用的流程圖。
[0027]圖3根據(jù)一些實施例示出單個單元。
[0028]圖4A至圖4D根據(jù)一些實施例示出第一單元行和第二單元行。
[0029]圖5A至圖?根據(jù)一些實施例示出后布局處理的結(jié)果。
[0030]圖6A至圖6F根據(jù)一些實施例不出后布局處理的結(jié)果。
[0031]圖7A至圖14G根據(jù)一些實施例示出用于后布局處理的工藝流程。
[0032]圖15根據(jù)一些實施例示出用于后布局處理的工藝流程圖。
[0033]圖16A至圖25G根據(jù)一些實施例不出用于后布局處理的第二工藝流程。
[0034]圖26根據(jù)一些實施例示出用于后布局處理的第二工藝流程圖。
【具體實施方式】
[0035]為了實施所提供主題的不同特征,以下公開內(nèi)容提供了許多不同的實施例或?qū)嵗?。以下描述部件和布置的特定實例以簡化本發(fā)明。當然這些僅僅是實例并不打算限定。例如,在以下描述中,第一部件形成在第二部件上方或上可以包括其中第一和第二部件以直接接觸形成的實施例,并且也可以包括其中額外的部件形成在第一和第二部件之間,從而使得第一和第二部件不直接接觸的實施例。另外,本發(fā)明可在各個實例中重復參照標號和/或字符。該重復是為了簡明和清楚的目的,而且其本身沒有規(guī)定所述各個實施例和/或配置之間的關系。
[0036]將參照具體內(nèi)容中的具體實施例描述本實施例,即使用電子設計自動化(EDA)工具放置單元并且然后實施后鄰接通孔處理以便獲得更高密度單元結(jié)構(gòu)。然而,該實施例也可以應用至其他設計方法。
[0037]現(xiàn)參照圖1,根據(jù)實施例提供了處理系統(tǒng)100 (諸如EDA處理系統(tǒng))的框圖。處理系統(tǒng)100是通用計算機平臺并且可以用于實施任何或所有本文討論的工藝或者是用于實施電子設計的專用計算機平臺。處理系統(tǒng)100可以包括處理單元110,諸如臺式計算機、工作站、手提計算機、或者為特定應用定制的專用單元。處理系統(tǒng)100可以裝配有顯示器114和一個或多個輸入/輸出器件112,諸如鼠標、鍵盤或打印機。處理單元110可以包括與總線130連接的中央處理單元(CPU) 120、存儲器122、大容量存儲器124、視頻適配器126和I/O 接口 128。
[0038]總線130可以是包括存儲總線或存儲控制器、外圍總線或視頻總線的一個或多個任何類型的多總線結(jié)構(gòu)。CPU 120可以包括任何類型的電子數(shù)據(jù)處理器,諸如微處理器,并且存儲器122可以包括任何類型的系統(tǒng)存儲器,諸如靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)或只讀存儲器(ROM)。
[0039]大容量存儲器124可以包括被配置為儲存數(shù)據(jù)、程序和其他信息以及使得數(shù)據(jù)、程序和其他信息通過總線130可獲取的任何類型的存儲器件。例如,大容量存儲器件124可以包括一個或多個硬盤驅(qū)動器、磁盤驅(qū)動器、光盤驅(qū)動器等。
[0040]視頻適配器126和I/O接口 128提供接口以將外部輸入和輸出器件連接至處理單元110。如圖1所示,輸入和輸出器件的實例包括與視頻適配器126連接的顯示器114和與I/O接口 128連接的諸如鼠標、鍵盤、打印機等的I/O器件112。其他器件可以與處理單元110連接,并且可以使用額外的或少量的接口卡。例如,可以使用串行接口卡(未示出)從而為打印機提供串行接口。例如,處理單元110也可以包括可以是到達局域網(wǎng)(LAN)或廣域網(wǎng)(WAN) 116的有線連接和/或無線連接的網(wǎng)絡接口 140。
[0041]應該注意,處理系統(tǒng)100還可以包括其他部件。例如,處理系統(tǒng)100可以包括電源、電纜、主板、可移動存儲介質(zhì)、箱體(cases)等。這些其他部件(盡管未示出)認為是處理系統(tǒng)100的部分。
[0042]在實施例中,EDA是通過CPU 120執(zhí)行以分析用戶文件從而獲得集成電路布局的程序代碼(以下參照圖2進一步描述)。另外,如本領域所公知的,在EDA的執(zhí)行期間,EDA可以分析布局的功能部件。可以通過CPU120借由總線130從存儲器122、大容量存儲器件124等或者遠程地通過網(wǎng)絡接口 140訪問程序代碼。
[0043]圖2示出在實施例中由EDA使用的以自動地從用戶提供的行為/功能設計201產(chǎn)生物理布局的一個可能的流程。行為/功能設計201基于對整體設計的輸入端施加的各種信號或刺激規(guī)定電路的期望行為或功能,并且可以以合適的語言寫入,諸如硬件描述語言(HDL)。行為/功能設計201可以通過I/O接口 128上傳至處理單元110內(nèi)(參見圖1),諸如通過在EDA執(zhí)行時產(chǎn)生文件的用戶。可選地,行為/功能設計201可以在存儲器122或大容量存儲器件124上上傳和/或保存,或者行為/功能設計201可以通過網(wǎng)絡接口 140從遠程用戶上傳(參見圖1)。在這些例子中,CPU 120將在EDA的執(zhí)行期間訪問行為/功能設計201。
[0044]另外,用戶也提供一組設計約束203以便約束行為/功能設計201的物理布局的整體設計。設計約束203可以通過例如I/O接口 128輸入,通過網(wǎng)絡接口 140等下載。一旦物理形成至集成電路內(nèi),設計約束203可以規(guī)定行為/功能設計201的計時和其他合適的約束。
[0045]EDA采用行為/功能設計201和設計約束203并且實施綜合205以產(chǎn)生功能上相當?shù)倪壿嬮T級電路描述,諸如網(wǎng)表。綜合205通過使行為/功能設計201期望的行為和/或功能與單元庫206的標準單元匹配形成功能上相當?shù)倪壿嬮T級電路描述,其滿足設計約束 203。
[0046]單元庫206可以包括一個或多個單獨的單元庫。每個單獨的單元庫包含預設計的部件(稱為單元)的列表,其每個均小規(guī)模地實施離散邏輯功能。單元作為包括內(nèi)部電路元件、至這些電路元件的各種連接、預設計的物理布局圖案(其包括與單元的設計電源軌一起的每個單元的高度)、摻雜注入、阱等的信息存儲在單獨的單元庫中。另外,存儲的單元也可以包括單元的形狀、用于外部連接的終端位置、延遲特性、功率消耗等。
[0047]—旦綜合205通過使用一個或多個單元庫206從行為/功能設計201和設計約束203產(chǎn)生功能上相當?shù)倪壿嬮T級電路描述,實施布置和布線213從而為整體結(jié)構(gòu)產(chǎn)生實際的物理設計。布置和布線213通過從單元庫206獲取選擇的單元并且將其放置至單元行(諸如第一單元行401和第二單元行403,圖2中未示出但是以下參照圖4A示出和描述了這兩者)內(nèi)來形成物理設計??梢酝ㄟ^成本功能引導單元行內(nèi)每個單獨的單元的布置以及與其他單元行相關的每個單元行的布置以便使產(chǎn)生的集成電路的引線長度和面積需求最小化。該布置可以由布置和布線213自動地完成或者可以可選地通過手動工藝部分地實施,用戶可以通過手動工藝手動地將一個或多個單元插入行。
[0048]在單獨的單元在例如第一單元行401和第二單元行403內(nèi)的初始布置之后,實施后布局處理215。在實施例中,后布局處理215是在將單獨的單元放置至第一單元行401和第二單元行403內(nèi)之后發(fā)生的處理并且是分析沿著單獨的單元之間的鄰接(例如,第一單元301和第二單元405之間的鄰接,在圖2中未示出但以下分別在圖3和圖4A中示出和討論)分析通孔的處理,并且沿著鄰接改變這些通孔以便克服與光刻工藝的物理限制相關的約束,并且這有助于產(chǎn)生更高密度的單元。以下參照圖5A至圖13G進一步描述后