專利名稱：存儲(chǔ)單元的布局的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)單元，特別是涉及存儲(chǔ)單元的布局方法，可進(jìn)行多邏輯位的記憶，有效增加存儲(chǔ)單元的可處理數(shù)據(jù)量。
背景技術(shù)：
ROM所儲(chǔ)存的信息屬于非揮發(fā)性，即使切斷電源數(shù)據(jù)也可保持不受傷害。按照所儲(chǔ)存數(shù)據(jù)的可否抹除性又可分為光掩模只讀存儲(chǔ)器(Mask ROM)、可抹除式只讀存儲(chǔ)器(EPROM)、電氣式可抹除只讀存儲(chǔ)器(EEPROM)、閃存(Flash Memory)。其中，Mask ROM的數(shù)據(jù)一旦寫入后即無(wú)法更改，適合大量制造，為低成本、高信賴度及大容量的存儲(chǔ)器。另外，閃存利用將電子注入或拉出懸浮柵(floating gate)以進(jìn)行數(shù)據(jù)儲(chǔ)存，兼具非揮發(fā)性及可存取的雙重特性，即使不提供電源也能保存數(shù)據(jù)，卻又能用一般設(shè)備存取數(shù)據(jù)。
請(qǐng)參考圖1a，圖1a顯示現(xiàn)有的閃存存儲(chǔ)單元的程序化示意圖。
當(dāng)現(xiàn)有的閃存欲進(jìn)行編程操作時(shí)，于控制柵極105與漏極101a上施加高電壓，電子即從硅基底101的漏極101a穿過(guò)柵極氧化層102進(jìn)入浮動(dòng)?xùn)艠O103。
請(qǐng)參考圖1b，圖1b顯示現(xiàn)有的閃存存儲(chǔ)單元的抹除示意圖。
當(dāng)現(xiàn)有的閃存欲進(jìn)行抹除動(dòng)作時(shí)，于控制柵極105上施加負(fù)電壓或零電壓，在硅基底101的漏極101a施加高電壓，電子即從浮動(dòng)?xùn)艠O103穿過(guò)柵極氧化層102回到漏極101a。
由此可知，現(xiàn)有的閃存一次可進(jìn)行一組數(shù)據(jù)的程序化或抹除；因此，整個(gè)閃存具有的存儲(chǔ)單元數(shù)量，即為每次最多可同時(shí)進(jìn)行數(shù)據(jù)程序化或抹除的處理數(shù)據(jù)組數(shù)。
圖1c顯示現(xiàn)有的掩模式只讀存儲(chǔ)器存儲(chǔ)單元的程序后的示意圖。
首先，提供一形成有例如是MOS晶體管的存儲(chǔ)器單元的硅基底120，硅基底120上形成有一氧化層122，且存儲(chǔ)器單元具有柵極123及源漏極121a、121b。其中，柵極123例如是多晶硅層；源漏極121a、121b可以是p+擴(kuò)散區(qū)或n+擴(kuò)散區(qū)，圖1c中所示為n+擴(kuò)散區(qū)。
接著使用編碼光掩模(code mask)進(jìn)行光刻制造工藝，以在部分的柵極123及源漏極121a、121b上形成圖案化光致抗蝕劑層，然后對(duì)形成有存儲(chǔ)單元的硅基底120進(jìn)行通道區(qū)注入(channel implantation)，以便將存儲(chǔ)器單元完成編碼。
當(dāng)存儲(chǔ)單元的柵極123未被圖案化光致抗蝕劑層覆蓋時(shí)，通道區(qū)124會(huì)被注入而將存儲(chǔ)單元定義成編碼為“1”；反之，當(dāng)存儲(chǔ)單元的柵極123被圖案化光致抗蝕劑層覆蓋住時(shí)，通道區(qū)124不會(huì)被注入而將存儲(chǔ)單元定義成編碼為“0” 。
存儲(chǔ)單元的注入程序化(Implantation Programming)于制造工藝中期進(jìn)行，以將離子打入信道區(qū)域(Channel Region)來(lái)調(diào)整起始電壓Vt(ThresholdVoltage)，其程序化步驟于MOS晶體管制成后且接點(diǎn)(Contact)或內(nèi)層介電材料(Inter Layer Dielectrics)形成前執(zhí)行。
生產(chǎn)掩模式只讀存儲(chǔ)器(ROM)的芯片結(jié)構(gòu)時(shí)，除了要在短時(shí)間內(nèi)根據(jù)程序代碼(program code)作成芯片外，還需將存儲(chǔ)單元的面積縮至最小以提高產(chǎn)量，根據(jù)上述描述，顯見傳統(tǒng)技術(shù)仍有改進(jìn)空間。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種多位存儲(chǔ)單元的布局，藉由不同方式的布局結(jié)構(gòu)來(lái)提高存儲(chǔ)單元的密度，增加處理數(shù)據(jù)的位數(shù)，提高閃存或掩模式只讀存儲(chǔ)器的可處理數(shù)據(jù)量。
根據(jù)上述目的，本發(fā)明提供一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至字線其中之一；一第一源/漏極區(qū)，耦接至第一源/漏極線或第一位線其中之一，第一源/漏極區(qū)與柵極之間具有一第一間隙壁，第一間隙壁用以儲(chǔ)存電子或電荷；及一第二源/漏極區(qū)，耦接至第二源/漏極線或第二位線其中之一，第二源/漏極區(qū)與柵極之間具有一第二間隙壁，第二間隙壁用以儲(chǔ)存電子或電荷。
根據(jù)上述目的，本發(fā)明再提供一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至字線其中之一；一第一源/漏極區(qū)，耦接至第一源/漏極線或第一位線其中之一；及一第二源/漏極區(qū)，耦接至第二源/漏極線或第二位線其中之一；其中，柵極結(jié)構(gòu)與第一源/漏極區(qū)或第二源/漏極區(qū)間分別具有一可選擇性形成或可程序化的源漏極延伸區(qū)用以儲(chǔ)存或記憶電子信號(hào)。
根據(jù)上述目的，本發(fā)明還提供一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至字線其中之一；一第一源漏極區(qū)，耦接至第一源/漏極線或第一位線其中之一；及一第二源漏極區(qū)，耦接至第二源/漏極線或第二位線其中之一；其中，柵極結(jié)構(gòu)與第一源漏極區(qū)或第二源漏極區(qū)間分別具有一反熔絲。
為使本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施方式，并配合附圖作詳細(xì)說(shuō)明。
圖1a顯示現(xiàn)有的閃存存儲(chǔ)單元的程序化示意圖。
圖1b顯示現(xiàn)有的閃存存儲(chǔ)單元的抹除示意圖。
圖1c顯示現(xiàn)有的掩模式只讀存儲(chǔ)器存儲(chǔ)單元的程序后電連接示意圖。
圖2a顯示本發(fā)明的多位可擦寫抹除存儲(chǔ)單元的切面示意圖。
圖2b顯示本發(fā)明的多位掩模式只讀存儲(chǔ)單元的切面示意圖。
圖2c顯示本發(fā)明的一次寫入式反熔絲只讀存儲(chǔ)單元的切面示意圖。
圖3a顯示本發(fā)明的一單一多位存儲(chǔ)單元的第一實(shí)施方式的示意圖。
圖3b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖。
圖3c顯示圖3b的多位存儲(chǔ)單元的布局的等效電路圖。
圖4a顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第二實(shí)施方式的示意圖。
圖4b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖。
圖4c顯示圖4b的多位存儲(chǔ)單元的布局的等效電路圖。
圖5a-5b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第三實(shí)施方式的示意圖。
圖5c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖。
圖5d顯示圖5c的多位存儲(chǔ)單元的布局的等效電路圖。
圖6a-6b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第四實(shí)施方式的示意圖。
圖6c顯示本發(fā)明的多位存儲(chǔ)單元的布局電連接示意圖。
圖6d顯示圖6c的多位存儲(chǔ)單元的布局的等效電路圖。
圖7a-7b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第五實(shí)施方式的示意圖。
圖7c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖。
圖7d顯示圖7c的多位存儲(chǔ)單元的布局的等效電路圖。
簡(jiǎn)單符號(hào)說(shuō)明B～存儲(chǔ)單元；S/D～源/漏極區(qū)；金屬線M11或M12；WL1、WL2、WL3、WL4～字線；BL1、BL2、BL3、BL4、BL5、BL6、BL7～位線；C1、C2、C3、C111、C112～接點(diǎn)；101～硅基底；101a～源極；101b～漏極；102～柵極氧化層；103～浮動(dòng)?xùn)艠O；105～控制柵極；120～硅基底；121a、121b～源漏極；122～氧化層；123～柵極；201～半導(dǎo)體基底；202～柵極；203a～柵極介電層；203b～氧化層；204～間隙壁；205～金屬硅化物；220～半導(dǎo)體基底；221～源漏極延伸區(qū)；222a～柵極介電層；222b～氧化層；223～柵極；224間隙壁；225金屬硅化物層；230～半導(dǎo)體基底；231～源漏極延伸區(qū)；232a、232c～柵極介電層；232b～絕緣層；233～柵極；234間隙壁；235金屬硅化物層；30、40、50、60、70～有源區(qū)；301、401、501、601、701～存儲(chǔ)單元。
具體實(shí)施例方式
請(qǐng)參考圖2a，圖2a顯示本發(fā)明的多位可擦寫抹除存儲(chǔ)單元的切面示意圖。
本發(fā)明的多位存儲(chǔ)單元包括一形成有源/漏極區(qū)S/D的半導(dǎo)體基底201。半導(dǎo)體基底201上形成有一柵極202，柵極202與半導(dǎo)體基底201之間具有一柵極介電層203a；柵極202的側(cè)壁上形成有一間隙壁204，間隙壁204用以儲(chǔ)存電子或電荷，且間隙壁204與柵極202間形成有一氧化層203b；并且，柵極202與源/漏極區(qū)S/D上形成有一金屬硅化物層205。其中，半導(dǎo)體基底201例如是硅基底；柵極202例如是多晶硅層；柵極介電層203a例如是柵極氧化層；間隙壁204例如是氮化層；金屬硅化物層205例如是二硅化鈦(TiSi2)或二硅化鈷(CoSi2)或硅化鎳(NiSi)。
接著，于半導(dǎo)體基底201及上述的元件上形成一例如是氧化層的介電層，并于介電層上定義一溝槽以露出柵極202間的源/漏極區(qū)S/D的表面；然后，于溝槽內(nèi)填入一導(dǎo)電層來(lái)作為接觸插塞，以與后續(xù)形成的位線導(dǎo)通。
請(qǐng)參考圖2b，圖2b顯示本發(fā)明的多位掩模式只讀存儲(chǔ)單元的切面示意圖。
本發(fā)明的半導(dǎo)體基底220上形成有柵極介電層222a與門極223，利用編碼光掩模形成的光致抗蝕劑層與門極223為掩模，對(duì)半導(dǎo)體基底220進(jìn)行摻雜步驟，以在柵極223側(cè)邊的半導(dǎo)體基底220形成一源漏極延伸區(qū)221(source/drain extension)；接著，在柵極223的側(cè)壁形成一間隙壁224，且間隙壁224與柵極223間形成有一氧化層222b。柵極223及源/漏極區(qū)S/D上形成有金屬硅化物層225。以柵極223及間隙壁224為掩模，利用砷離子或硼離子對(duì)半導(dǎo)體基底220進(jìn)行離子注入步驟，以在半導(dǎo)體基底220形成源/漏極區(qū)S/D。
因?yàn)樵谧x取數(shù)據(jù)時(shí)，若源/漏極區(qū)S/D與柵極223間無(wú)源漏極延伸區(qū)，則其存儲(chǔ)單元的啟始電壓會(huì)較大，因此，在柵極223上施加一般值的讀取電壓時(shí)，源/漏極區(qū)S/D無(wú)法被導(dǎo)通，僅有極少的漏電流或者是次啟始電流，因此會(huì)讀出“0”。而若源/漏極區(qū)S/D與柵極223間存在有源漏極延伸區(qū)221，則其啟始電壓可以較小，因此當(dāng)在柵極223上施加一般值的讀取電壓時(shí)，源/漏極區(qū)S/D可以導(dǎo)通電流，因此會(huì)讀出“1”。因此，我們可以說(shuō)，當(dāng)有形成源漏極延伸區(qū)221以與柵極223鄰接時(shí)，即會(huì)被定義成編碼為“1”；反之，當(dāng)沒(méi)有源漏極延伸區(qū)221以與柵極223鄰接時(shí)，則會(huì)被定義成編碼為 “0”。
請(qǐng)參考圖2c，圖2c顯示本發(fā)明的一次寫入式(One Time Programmable，OTP)反熔絲(Anti-fuse)只讀存儲(chǔ)單元的切面示意圖。
本發(fā)明的半導(dǎo)體基底230上形成有柵極介電層232a與門極233，利用柵極233為掩模，對(duì)半導(dǎo)體基底230進(jìn)行摻雜步驟，以在柵極233側(cè)邊的半導(dǎo)體基底230形成一源漏極延伸區(qū)231(source/drain extension)；接著，在柵極233的側(cè)壁形成一間隙壁234，且間隙壁234與柵極233間形成有一絕緣層232b。柵極233及源漏極區(qū)S/D上形成有金屬硅化物層235。以柵極233及間隙壁234為掩模，對(duì)半導(dǎo)體基底230進(jìn)行離子注入步驟，以在半導(dǎo)體基底230形成源漏極區(qū)S/D，在熱處理后的源漏極延伸區(qū)231將向柵極233下方擴(kuò)散，造成柵極233與源漏極延伸區(qū)231之間僅間隔有柵極介電層232c，該間隔的部分柵極介電層232c可被選擇性施加高電場(chǎng)使其崩潰而造成漏電，以做為反熔絲存儲(chǔ)器的用途。
因?yàn)樵谧x取記憶時(shí)，若源漏極區(qū)S/D與柵極233間無(wú)崩潰的反熔絲，則其存儲(chǔ)單元的漏電較小，因此，在柵極233上施加一般值的讀取電壓時(shí)，源漏極區(qū)S/D無(wú)法被導(dǎo)通，僅有極少的漏電流，因此會(huì)讀出“0”。而若源漏極區(qū)S/D與柵極233間存在有崩潰的反熔絲，則其存儲(chǔ)單元的崩潰漏電較大，因此當(dāng)在柵極233上施加一般值的讀取電壓時(shí)，源漏極區(qū)S/D具有大量漏電流，因此會(huì)讀出“1”。因此，我們可以說(shuō)，當(dāng)有形成崩潰的反熔絲與柵極233鄰接時(shí)，即會(huì)被定義成編碼為“1”；反之，當(dāng)沒(méi)有形成崩潰的反熔絲與柵極233鄰接時(shí)，則會(huì)被定義成編碼為“0”。
第一實(shí)施方式請(qǐng)參考圖3a-3c，圖3a顯示本發(fā)明的一單一多位存儲(chǔ)單元的第一實(shí)施方式的示意圖，圖3b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，圖3c顯示圖3b的多位存儲(chǔ)單元的布局的等效電路圖。
請(qǐng)參考圖3a，首先提供一半導(dǎo)體基底(未顯示)，半導(dǎo)體基底上形成有如圖2a或2b所示的多位存儲(chǔ)單元，多位存儲(chǔ)單元上被定義一有源區(qū)30。
其中，單一多位存儲(chǔ)單元的布局包括一字線WL1，一第一位線BL3與一第二位線BL4，及一第一接點(diǎn)C1與一第二接點(diǎn)C2；其中，字線即為柵極的導(dǎo)線，接點(diǎn)即為接觸插塞。
字線WL1與第一位線BL3、第二位線BL4垂直相交，且第一位線BL3與第二位線BL4互相平行，且第一位線BL3與第二位線BL4以字線WL1分隔為兩邊。第一接點(diǎn)C1與第一位線BL3電連接，第二接點(diǎn)C2與第二位線BL4電連接，而且，第一接點(diǎn)C1與第二接點(diǎn)C2位于以字線WL1分隔的不同側(cè)。有源區(qū)30被定義的范圍包括上述的各元件，且有源區(qū)30為一矩型有源區(qū)，第一接點(diǎn)C1與第二接點(diǎn)C2分別位于有源區(qū)30的一對(duì)對(duì)角位置上。
請(qǐng)參考圖3b-3c，圖3b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，顯示有字線WL1、WL2、WL3，位線BL1、BL2、BL3、BL4、BL5、BL6，接點(diǎn)C1、C2，存儲(chǔ)單元301及有源區(qū)30。其中，存儲(chǔ)單元301即為圖3a所示的單一多位存儲(chǔ)單元，圖3b的圖式顯示多個(gè)存儲(chǔ)單元301，每一接點(diǎn)可與鄰近的一存儲(chǔ)單元互相共享，于圖3c的等效電路圖中清楚顯示存儲(chǔ)單元301的第二接點(diǎn)C2與鄰近存儲(chǔ)單元共享而電連接。
第二實(shí)施方式請(qǐng)參考圖4a-4c，圖4a顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第二實(shí)施方式的示意圖，圖4b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，圖4c顯示圖4b的多位存儲(chǔ)單元的布局的等效電路圖。
請(qǐng)參考圖4a，圖4a顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第二實(shí)施方式的示意圖。
此實(shí)施方式中，首先提供一半導(dǎo)體基底(未顯示)，半導(dǎo)體基底上形成有如圖2a及2b所示的多位存儲(chǔ)單元，多位存儲(chǔ)單元上被定義一有源區(qū)40。
其中，單一多位存儲(chǔ)單元的布局包括一字線WL1，一第一位線BL3與一第二位線BL4，及一第一接點(diǎn)C1與一第二接點(diǎn)C2；其中，字線即為柵極的導(dǎo)線，接點(diǎn)即為接觸插塞。
字線WL1與第一位線BL3、第二位線BL4垂直相交，且第一位線BL3與第二位線BL4互相平行，且第一位線BL3與第二位線BL4以字線WL1分隔為兩邊。第一接點(diǎn)C1與第一位線BL3電連接，第二接點(diǎn)C2與第二位線BL4電連接，而且，第一接點(diǎn)C1與第二接點(diǎn)C2位于以字線WL1分隔的不同側(cè)。有源區(qū)40被定義的范圍包括上述的各元件，且有源區(qū)40為一矩型有源區(qū)，并與字線WL1間的夾角呈一特定角度，第一接點(diǎn)C1與第二接點(diǎn)C2分別位于有源區(qū)40兩端的位置上。其中，有源區(qū)40與字線WL1間的夾角的特定角度小于90度。
請(qǐng)參考圖4b-4c，圖4b顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，顯示有字線WL1、WL2、WL3、WL4，位線BL1、BL2、BL3、BL4，接點(diǎn)C1、C2，存儲(chǔ)單元401及有源區(qū)40。其中，存儲(chǔ)單元401即為圖4a所示的單一多位存儲(chǔ)單元，圖4b的圖式顯示多個(gè)存儲(chǔ)單元401，每一接點(diǎn)可與鄰近的一存儲(chǔ)單元互相共享，于圖4c的等效電路圖中清楚顯示存儲(chǔ)單元401的第二接點(diǎn)C2與鄰近存儲(chǔ)單元共享而電連接。
第三實(shí)施方式請(qǐng)參考圖5a-5d，圖5a-5b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第三實(shí)施方式的示意圖，圖5c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，圖5d顯示圖5c的多位存儲(chǔ)單元的布局的等效電路圖。
請(qǐng)參考圖5a-5b，圖5a-5b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第三實(shí)施方式的示意圖。
此實(shí)施方式中，首先提供一半導(dǎo)體基底(未顯示)，半導(dǎo)體基底上形成有如圖2a-2c所示的多位存儲(chǔ)單元，多位存儲(chǔ)單元上被定義一有源區(qū)50。
其中，單一多位存儲(chǔ)單元的布局包括一字線WL1，一第一位線BL3與一第二位線BL4，及一第一接點(diǎn)C1與一第二接點(diǎn)C2；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。
字線WL1與第一位線BL3、第二位線BL4垂直相交，且第一位線BL3與第二位線BL4互相平行，且第一位線BL3與第二位線BL4以字線WL1分隔為兩邊。第一接點(diǎn)C1與第一位線BL3電連接，第二接點(diǎn)C2與第二位線BL4電連接，而且，第一接點(diǎn)C1與第二接點(diǎn)C2位于以字線WL1分隔的不同側(cè)。有源區(qū)50被定義的范圍包括上述的各元件，且有源區(qū)50為一矩型有源區(qū)，并與字線WL1間的夾角呈一特定角度，第一接點(diǎn)C1與第二接點(diǎn)C2分別位于有源區(qū)50兩端的位置上。其中，有源區(qū)50與字線WL1間的夾角的特定角度小于90度。
另一單一多位存儲(chǔ)單元的布局包括一字線WL2，一第一位線BL3與一第二位線BL4，及一第二接點(diǎn)C2與一第三接點(diǎn)C3；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。字線WL2與第一位線BL3、第二位線BL4垂直相交，且第一位線BL3與第二位線BL4互相平行，第一位線BL3與第二位線BL4以字線WL2分隔為兩邊。第二接點(diǎn)C2與第二位線BL4電連接，第三接點(diǎn)C3與第一位線BL3電連接，而且，第二接點(diǎn)C2與第三接點(diǎn)C3位于以字線WL2分隔的不同側(cè)。有源區(qū)50被定義的范圍包括上述的各元件，且有源區(qū)50為一矩型有源區(qū)，并與字線WL2間的夾角呈一特定角度，第二接點(diǎn)C2與第三接點(diǎn)C3分別位于有源區(qū)50兩端的位置上。其中，有源區(qū)50與字線WL2間的夾角的特定角度小于90度。
請(qǐng)參考圖5c-5d，圖5c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，顯示有字線WL1、WL2、WL3，位線BL1、BL2、BL3、BL4、BL5、BL6，接點(diǎn)C1、C2、C3，存儲(chǔ)單元501及有源區(qū)50。其中，存儲(chǔ)單元501即為圖5a-5b所示的單一多位存儲(chǔ)單元，圖5c的圖式顯示多個(gè)存儲(chǔ)單元501，每一接點(diǎn)可與鄰近的存儲(chǔ)單元連接，因此每一接點(diǎn)可被4個(gè)存儲(chǔ)單元501互相共享，于圖5d的等效電路圖中清楚顯示存儲(chǔ)單元501的第二接點(diǎn)C2與鄰近存儲(chǔ)單元共享而電連接。
第四實(shí)施方式請(qǐng)參考圖6a-6d，圖6a-6b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第四實(shí)施方式的示意圖，圖6c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，圖6d顯示圖6c的多位存儲(chǔ)單元的布局的等效電路圖。
請(qǐng)參考圖6a-6b，圖6a-6b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第四實(shí)施方式的示意圖。
此實(shí)施方式中，首先提供一半導(dǎo)體基底(未顯示)，半導(dǎo)體基底上形成有如圖2a-2c所示的多位存儲(chǔ)單元，多位存儲(chǔ)單元上被定義為一有源區(qū)60。
請(qǐng)參考圖6a，其中，單一多位存儲(chǔ)單元的布局包括一字線WL1，一第一位線BL3與一第二位線BL4，及一第一接點(diǎn)C1與一第二接點(diǎn)C2。；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。
第一位線BL3與第二位線BL4互相平行，且皆與字線WL1垂直相交，且第一位線BL3與第二位線BL4以字線WL1分別分隔為左右兩邊。第一接點(diǎn)C1與第一位線BL3電連接，第二接點(diǎn)C2與第二位線BL4電連接，而且，第一接點(diǎn)C1與第二接點(diǎn)C2位于以字線WL1分隔的相異側(cè)。有源區(qū)60被定義的范圍包括上述的各元件，有源區(qū)60具有延伸區(qū)以形成Z型有源區(qū)，有源區(qū)60由一主體區(qū)(main area)及二延伸區(qū)(extended area)構(gòu)成，二延伸區(qū)分別位于主體的兩端且與主體區(qū)垂直相連結(jié)，第一源/漏極區(qū)包含在有源區(qū)的其中一延伸區(qū)與部分的主體區(qū)內(nèi)，第二源/漏極區(qū)包含在有源區(qū)的另一延伸區(qū)與部分的主體區(qū)內(nèi)，因此與第一源/漏極區(qū)對(duì)應(yīng)的第一接點(diǎn)C1以及與第二源/漏極區(qū)對(duì)應(yīng)的第二接點(diǎn)C2分別位于有源區(qū)60延伸區(qū)末端的位置上。
請(qǐng)參考圖6b，另一單一多位存儲(chǔ)單元的布局包括一字線WL2，一第二位線BL4與一第三位線BL5，及一第二接點(diǎn)C2與一第三接點(diǎn)C3。；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。
第二位線BL4與第三位線BL5互相平行，且皆與字線WL1垂直相交，且第二位線BL4與第三位線BL5以字線WL1分別分隔為左右兩邊。第二接點(diǎn)C2與第二位線BL4電連接，第三接點(diǎn)C3與第三位線BL5電連接，而且，第二接點(diǎn)C2與第三接點(diǎn)C3位于以字線WL1分隔的相異側(cè)。有源區(qū)60被定義的范圍包括上述的各元件，有源區(qū)60為一Z型有源區(qū)，有源區(qū)60由一主體及延伸區(qū)構(gòu)成，延伸區(qū)位于主體的兩端且與主體垂直，第二接點(diǎn)C2與第三接點(diǎn)C3分別位于有源區(qū)60延伸區(qū)兩端的位置上。
請(qǐng)參考圖6c-6d，圖6c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，顯示有字線WL1、WL2、WL3、位線BL1、BL2、BL3、BL4、BL5、BL6、BL7、多個(gè)接點(diǎn)如C1、C2、C3等、存儲(chǔ)單元601及有源區(qū)60；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。存儲(chǔ)單元601即為圖6a-6b所示的單一多位存儲(chǔ)單元，圖6c的圖式顯示多個(gè)存儲(chǔ)單元601，每一接點(diǎn)可與鄰近的存儲(chǔ)單元連接，因此每一接點(diǎn)可被4個(gè)存儲(chǔ)單元601互相共享，于圖6d的等效電路圖中清楚顯示存儲(chǔ)單元601的第二接點(diǎn)C2與鄰近存儲(chǔ)單元共享而電連接。
第五實(shí)施方式請(qǐng)參考圖7a-7d，圖7a-7b顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第五實(shí)施方式的示意圖，圖7c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，圖7d顯示圖7c的多位存儲(chǔ)單元的布局的等效電路圖。
請(qǐng)參考圖7a-7b，圖7a-7b分別顯示本發(fā)明的一單一多位存儲(chǔ)單元的布局的第五實(shí)施方式的示意圖。
此實(shí)施方式中，首先提供一半導(dǎo)體基底(未顯示)，半導(dǎo)體基底上形成有如圖2a-2c所示的多位存儲(chǔ)單元，多位存儲(chǔ)單元上被定義為一有源區(qū)70。
單一多位存儲(chǔ)單元的布局包括一字線WL1或WL2，一第一位線BL3及一第一接點(diǎn)C1與；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。
第一位線BL3與字線WL1或WL2垂直相交，第一位線BL3以字線WL1或WL2分隔為左右兩邊，第一接點(diǎn)C1位于字線WL1或WL2的左右其中一邊，且與第一位線BL3電連接。有源區(qū)70被定義的范圍包括上述的各元件，有源區(qū)70具有互相垂直的延伸區(qū)以形成T型有源區(qū)，T型有源區(qū)70由一主體區(qū)(main area)及一延伸區(qū)(extended area)構(gòu)成，主體區(qū)的一端與延伸區(qū)的中間部分互相連結(jié)，且其中主體區(qū)與對(duì)應(yīng)的第一源極線或第一位線BL3平行，延伸區(qū)與對(duì)應(yīng)的字線平行，與第一漏極區(qū)對(duì)應(yīng)的第一接點(diǎn)C1包含在部分的主體區(qū)內(nèi)，而與第二漏極區(qū)對(duì)應(yīng)的第一接點(diǎn)C2包含在有源區(qū)的延伸區(qū)與部分的主體區(qū)內(nèi)。
請(qǐng)參考圖7c-7d，圖7c顯示本發(fā)明的多位存儲(chǔ)單元的布局的示意圖，顯示有字線WL1、WL2、位線BL1、BL2、BL3、BL4、BL5、BL6、BL7、多個(gè)接點(diǎn)如C1、C111、C112等、金屬導(dǎo)線存儲(chǔ)單元701及有源區(qū)70；其中，字線即為柵極的導(dǎo)線；接點(diǎn)即為接觸插塞。存儲(chǔ)單元701即為圖7a-7b所示的單一多位存儲(chǔ)單元，圖7c的圖式顯示多個(gè)存儲(chǔ)單元701，每一與漏極區(qū)對(duì)應(yīng)的接點(diǎn)可被左右2個(gè)存儲(chǔ)單元701互相共享，且同一列的存儲(chǔ)單元701共享源極，藉由接點(diǎn)C111或C112與對(duì)應(yīng)電連接額外設(shè)置的金屬線M11或M12導(dǎo)通，于圖7d的等效電路圖中清楚顯示存儲(chǔ)單元701的第一接點(diǎn)C1與相鄰的存儲(chǔ)單元共享而電連接，且同一列的存儲(chǔ)單元701分別藉由接點(diǎn)C111或C112與金屬線M11或M12連接以分別使同一列存儲(chǔ)單元701共享源極。
根據(jù)本發(fā)明所提供的布局方法，當(dāng)存儲(chǔ)單元具有二個(gè)區(qū)塊分別儲(chǔ)存數(shù)據(jù)時(shí)，表示一個(gè)存儲(chǔ)單元可處理二組數(shù)據(jù)的程序化或抹除，也就是說(shuō)，閃存或掩模式只讀存儲(chǔ)器每次最多可進(jìn)行數(shù)據(jù)程序化或抹除的處理數(shù)據(jù)組數(shù)，即為整個(gè)存儲(chǔ)器具有的存儲(chǔ)單元數(shù)量的兩倍。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至所述字線其中之一；一第一源/漏極區(qū)，耦接至所述第一源/漏極線或第一位線其中之一，該第一源/漏極區(qū)與該柵極之間具有一第一間隙壁，該第一間隙壁用以儲(chǔ)存電子或電荷；及一第二源/漏極區(qū)，耦接至所述第二源/漏極線或第二位線其中之一，該第二源/漏極區(qū)與該柵極之間具有一第二間隙壁，該第二間隙壁用以儲(chǔ)存電子或電荷。
2.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中所述存儲(chǔ)單元為可讀取、寫入及抹除的存儲(chǔ)單元。
3.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中所述字線為形成所述柵極結(jié)構(gòu)的多個(gè)柵極線。
4.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第一源/漏線或該第一位線耦接。
5.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第二源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第二源/漏線或該第二位線耦接。
6.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏極區(qū)、該第二源/漏極區(qū)及一位于該第一、第二源漏區(qū)之間的通道共同組成一有源區(qū)，該有源區(qū)的延伸方向與所述字線的延伸方向間呈一直角。
7.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏極區(qū)、該第二源/漏極區(qū)及一位于該第一、第二源漏區(qū)之間的通道共同組成一有源區(qū)，該有源區(qū)的延伸方向與所述字線的延伸方向間的夾角小于90度。
8.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏極區(qū)、該第二源/漏極區(qū)及一位于該第一、第二源漏區(qū)之間的通道共同組成一有源區(qū)共同組成一有源區(qū)(active area)，該有源區(qū)為一Z型有源區(qū)，該Z型有源區(qū)由一主體區(qū)(main area)及二延伸區(qū)(extended area)構(gòu)成，該二延伸區(qū)分別位于該主體的兩端且與該有源區(qū)垂直相連結(jié)，該第一源/漏極區(qū)包含在該有源區(qū)的其中一延伸區(qū)與部分的主體區(qū)內(nèi)，該第二源/漏極區(qū)包含在該主體區(qū)的另一延伸區(qū)與部分的主體區(qū)內(nèi)。
9.如權(quán)利要求1所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏極區(qū)與該第二源/漏極區(qū)及一位于該第一、第二源漏區(qū)之間的通道共同組成一有源區(qū)，該有源區(qū)為一T型有源區(qū)，該T型有源區(qū)由一主體區(qū)(main area)及一延伸區(qū)(extended area)構(gòu)成，該主體區(qū)的一端與該延伸區(qū)的中間部分互相連結(jié)，且其中該主體區(qū)與對(duì)應(yīng)的該第一源/漏極線或第一位線平行，該延伸區(qū)與對(duì)應(yīng)的該字線平行，該第一源/漏極區(qū)包含在部分的該主體區(qū)內(nèi)，該第二源/漏極區(qū)包含在該有源區(qū)的延伸區(qū)與部分的主體區(qū)內(nèi)。
10.一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至所述字線其中之一；一第一源/漏極區(qū)，耦接至所述第一源/漏極線或第一位線其中之一；及一第二源/漏極區(qū)，耦接至所述第二源/漏極線或第二位線其中之一；其中，該柵極結(jié)構(gòu)與該第一源/漏極區(qū)或該第二源/漏極區(qū)間分別具有一可選擇性形成或可編程的源漏極延伸區(qū)用以儲(chǔ)存或記憶電子信號(hào)。
11.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中所述存儲(chǔ)單元為掩模式只讀存儲(chǔ)單元(Mask ROM)。
12.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中所述字線為形成所述柵極結(jié)構(gòu)的多個(gè)柵極線。
13.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第一源/漏線或該第一位線耦接。
14.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第二源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第二源/漏線或該第二位線耦接。
15.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元及其耦接的該第一源/漏極區(qū)與該第二源/漏極區(qū)及第一第二源漏區(qū)之間的通道三者共同組成一有源區(qū)，該有源區(qū)與所述字線間相交的特定夾角呈一垂直角度。
16.如權(quán)利要求15所述的存儲(chǔ)單元的布局，其中該特定夾角小于90度。
17.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的信道及其耦接的該第一源/漏極區(qū)與該第二源/漏極區(qū)共同組成一有源區(qū)，該有源區(qū)為一Z型有源區(qū)，該Z型有源區(qū)由一主體區(qū)(main area)及二延伸區(qū)(extendedarea)構(gòu)成，該二延伸區(qū)分別位于該主體的兩端且與該主體區(qū)垂直相連結(jié)，該第一源/漏極區(qū)包含在該有源區(qū)的其中一延伸區(qū)與部分的主體區(qū)內(nèi)，該第二源/漏極區(qū)包含在該有源區(qū)的另一延伸區(qū)與部分的主體區(qū)內(nèi)。
18.如權(quán)利要求10所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的信道及其耦接的該第一源/漏極區(qū)與該第二源/漏極區(qū)共同組成一有源區(qū)，該有源區(qū)為一T型有源區(qū)，該T型有源區(qū)由一主體區(qū)(main area)及一延伸區(qū)(extendedarea)構(gòu)成，該主體區(qū)的一端與該延伸區(qū)的中間部分互相連結(jié)，且其中該主體區(qū)與對(duì)應(yīng)的該第一源極線或第一位線平行，該延伸區(qū)與對(duì)應(yīng)的該字線平行，該第一源/漏極區(qū)包含在部分的該主體區(qū)內(nèi)，該第二源/漏極區(qū)包含在該主體區(qū)的延伸區(qū)與部分的主體區(qū)內(nèi)。
19.一種存儲(chǔ)單元的布局，包括多個(gè)字線；多個(gè)第一源/漏極線；多個(gè)第二源/漏極線；及多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至所述字線其中之一；一第一源漏極區(qū)，耦接至所述第一源/漏極線或第一位線其中之一；及一第二源漏極區(qū)，耦接至所述第二源/漏極線或第二位線其中之一；其中，該柵極結(jié)構(gòu)與該第一源漏極區(qū)或該第二源漏極區(qū)間分別具有一反熔絲(Anti-fuse)。
20.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中所述存儲(chǔ)單元為一次寫入式只讀存儲(chǔ)單元(One Time Programmable ROM)。
21.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中所述字線為形成所述柵極結(jié)構(gòu)的多個(gè)柵極線。
22.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第一源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第一源/漏線或該第一位線耦接。
23.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的該第二源/漏區(qū)通過(guò)一接觸插塞與對(duì)應(yīng)的該第二源/漏線或該第二位線耦接。
24.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元及其耦接的該第一源漏極區(qū)與該第二源極區(qū)及第一第二源漏區(qū)之間的通道三者共同組成一有源區(qū)，該有源區(qū)與所述字線間相交的特定夾角呈一垂直角度。
25.如權(quán)利要求24所述的存儲(chǔ)單元的布局，其中該特定夾角小于90度。
26.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的信道及其耦接的該第一源漏極區(qū)與該第二源極區(qū)共同組成一有源區(qū)，該有源區(qū)為一Z型有源區(qū)，該Z型有源區(qū)由一主體區(qū)(main area)及二延伸區(qū)(extended area)構(gòu)成，該二延伸區(qū)分別位于該主體的兩端且與該主體區(qū)垂直相連結(jié)，該第一源漏極區(qū)包含在該有源區(qū)的其中一延伸區(qū)與部分的主體區(qū)內(nèi)，該第二源極區(qū)包含在該有源區(qū)的另一延伸區(qū)與部分的主體區(qū)內(nèi)。
27.如權(quán)利要求19所述的存儲(chǔ)單元的布局，其中每一存儲(chǔ)單元的信道及其耦接的該第一源漏極區(qū)與該第二源極區(qū)共同組成一有源區(qū)，該有源區(qū)為一T型有源區(qū)，該T型有源區(qū)由一主體區(qū)(main area)及一延伸區(qū)(extended area)構(gòu)成，該主體區(qū)的一端與該延伸區(qū)的中間部分互相連結(jié)，且其中該主體區(qū)與對(duì)應(yīng)的該第一源極線或第一位線平行，該延伸區(qū)與對(duì)應(yīng)的該字線平行，該第一源漏極區(qū)包含在部分的該主體區(qū)內(nèi)，該第二源極區(qū)包含在該有源區(qū)的延伸區(qū)與部分的主體區(qū)內(nèi)。
全文摘要
本發(fā)明主要提供一種存儲(chǔ)單元的布局，包括多個(gè)字線、多個(gè)第一源/漏極線、多個(gè)第二源/漏極線及多個(gè)存儲(chǔ)單元。每一存儲(chǔ)單元具有一柵極結(jié)構(gòu)，耦接至字線其中之一；一第一源/漏極區(qū)，耦接至第一源/漏極線或第一位線其中之一，第一源/漏極區(qū)與柵極之間具有一第一間隙壁，第一間隙壁用以儲(chǔ)存電子或電荷；及一第二源/漏極區(qū)，耦接至第二源/漏極線或第二位線其中之一，第二源/漏極區(qū)與柵極之間具有一第二間隙壁，第二間隙壁用以儲(chǔ)存電子或電荷。
文檔編號(hào)G11C5/02GK1697074SQ20041004331
公開日2005年11月16日 申請(qǐng)日期2004年5月14日 優(yōu)先權(quán)日2004年5月14日
發(fā)明者鄭湘原 申請(qǐng)人:應(yīng)用智慧有限公司