的S0N0S器件結(jié)構(gòu)擁有更小的柵長(zhǎng)，解決了 S0N0S尺寸難以進(jìn)一步縮小的困境。
[0063]同時(shí)，本發(fā)明的S0N0S器件采用氮化硅層的雙位存儲(chǔ)，大大增加了存儲(chǔ)密度和存儲(chǔ)容量，在當(dāng)下大容量存儲(chǔ)器流行的市場(chǎng)中有著極大優(yōu)勢(shì)。氮化硅層的雙位存儲(chǔ)擁有相對(duì)于浮柵的雙位存儲(chǔ)更優(yōu)越的特點(diǎn)。由于氮化硅層的局域電子存儲(chǔ)，分別在源端和漏端進(jìn)行第一存儲(chǔ)位和第二存儲(chǔ)位的編譯，第一存儲(chǔ)位和第二存儲(chǔ)位在空間上相距較遠(yuǎn)，互相不影響，采用反向讀取機(jī)制，能夠準(zhǔn)確讀取第一存儲(chǔ)位或第二存儲(chǔ)位的信息，這解決了傳統(tǒng)浮柵多位存儲(chǔ)技術(shù)電路結(jié)構(gòu)復(fù)雜，讀取、寫入、擦除速度較慢，對(duì)可靠性要求較高的缺陷。
[0064]本發(fā)明器件的制造工藝與標(biāo)準(zhǔn)CMOS工藝兼容，沒有太大的改動(dòng)，能夠在一般的半導(dǎo)體制造公司生產(chǎn)并推廣應(yīng)用。
[0065]以上所述的僅為本發(fā)明的優(yōu)選實(shí)施例，所述實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說(shuō)明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種雙位SONOS存儲(chǔ)器，其特征在于，包括: P型硅襯底，所述襯底中具有N型摻雜的源端、漏端和N溝道；以及 建立在所述源端、漏端之間的所述襯底上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)自下而上依次包括第一二氧化硅層、氮化硅層、第二二氧化硅層和多晶硅控制柵，所述氮化硅層包括靠近漏端側(cè)的第一存儲(chǔ)位和靠近源端側(cè)的第二存儲(chǔ)位，用于存儲(chǔ)電荷； 其中，當(dāng)所述第一存儲(chǔ)位編譯時(shí)，通過對(duì)所述控制柵施加負(fù)的柵極電壓，對(duì)所述漏端施加正的漏端電壓，對(duì)所述源端接地，對(duì)所述襯底施加負(fù)的襯底偏壓，在所述控制柵與漏端之間交疊區(qū)耗盡層產(chǎn)生的電勢(shì)差使漏端電子能帶彎曲，引起空穴的從價(jià)帶量子隧穿到導(dǎo)帶的帶帶隧穿效應(yīng)，隧穿到導(dǎo)帶的空穴在負(fù)的襯底偏壓引起的耗盡區(qū)的電場(chǎng)作用下被加速，在靠近漏端處的耗盡層邊緣獲得足夠的能量克服襯底硅與第一二氧化硅層之間勢(shì)皇，注入到氮化硅層的第一存儲(chǔ)位導(dǎo)致閾值電壓降低完成編譯；當(dāng)所述第二存儲(chǔ)位編譯時(shí)，通過對(duì)所述控制柵施加負(fù)的柵極電壓，對(duì)所述源端施加正的源端電壓，對(duì)所述漏端接地，對(duì)所述襯底施加負(fù)的襯底偏壓，在所述控制柵與源端之間交疊區(qū)耗盡層產(chǎn)生的電勢(shì)差使源端電子能帶彎曲，引起空穴的從價(jià)帶量子隧穿到導(dǎo)帶的帶帶隧穿效應(yīng)，隧穿到導(dǎo)帶的空穴在負(fù)的襯底偏壓引起的耗盡區(qū)的電場(chǎng)作用下被加速，在靠近源端處的耗盡層邊緣獲得足夠的能量克服襯底硅與第一二氧化硅層之間勢(shì)皇，注入到氮化硅層的第二存儲(chǔ)位導(dǎo)致閾值電壓降低完成編譯。2.根據(jù)權(quán)利要求1所述的雙位SONOS存儲(chǔ)器，其特征在于，所述第一二氧化硅層的厚度為3?8nm，所述氮化娃層的厚度為50?150nm，所述第二二氧化娃層的厚度為8?12nm，所述控制柵的厚度為150?200nmo3.根據(jù)權(quán)利要求1或2所述的雙位SONOS存儲(chǔ)器，其特征在于，所述控制柵的柵長(zhǎng)為不超過58nm04.根據(jù)權(quán)利要求1所述的雙位SONOS存儲(chǔ)器，其特征在于，在所述第一存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加-5?-6v的柵極電壓，對(duì)所述漏端施加5?6v的漏端電壓，對(duì)所述源端施加Ov接地，對(duì)所述襯底施加-5?-6v的襯底偏壓；在所述第二存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加-5?_6v的柵極電壓，對(duì)所述源端施加5?6v的源端電壓，對(duì)所述漏端施加Ov接地，對(duì)所述襯底施加-5?-6v的襯底偏壓。5.一種雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，所述雙位SONOS存儲(chǔ)器包括:P型硅襯底，所述襯底中具有N型摻雜的源端、漏端和N溝道；以及建立在所述源端、漏端之間的所述襯底上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)自下而上依次包括第一二氧化硅層、氮化硅層、第二二氧化硅層和多晶硅控制柵，所述氮化硅層包括靠近漏端側(cè)的第一存儲(chǔ)位和靠近源端側(cè)的第二存儲(chǔ)位，用于存儲(chǔ)電荷； 該編譯方法包括:利用帶帶隧穿熱空穴注入機(jī)制進(jìn)行，在所述第一存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加負(fù)的柵極電壓，對(duì)所述漏端施加正的漏端電壓，對(duì)所述源端接地，對(duì)所述襯底施加負(fù)的襯底偏壓，在所述控制柵與漏端之間交疊區(qū)耗盡層產(chǎn)生的電勢(shì)差使漏端電子能帶彎曲，引起空穴的從價(jià)帶量子隧穿到導(dǎo)帶的帶帶隧穿效應(yīng)，隧穿到導(dǎo)帶的空穴在負(fù)的襯底偏壓引起的耗盡區(qū)的電場(chǎng)作用下被加速，在靠近漏端處的耗盡層邊緣獲得足夠的能量克服襯底硅與第一二氧化硅層之間勢(shì)皇，注入到氮化硅層的第一存儲(chǔ)位導(dǎo)致閾值電壓降低完成編譯；在所述第二存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加負(fù)的柵極電壓，對(duì)所述源端施加正的源端電壓，對(duì)所述漏端接地，對(duì)所述襯底施加負(fù)的襯底偏壓，在所述控制柵與源端之間交疊區(qū)耗盡層產(chǎn)生的電勢(shì)差使源端電子能帶彎曲，引起空穴的從價(jià)帶量子隧穿到導(dǎo)帶的帶帶隧穿效應(yīng)，隧穿到導(dǎo)帶的空穴在負(fù)的襯底偏壓引起的耗盡區(qū)的電場(chǎng)作用下被加速，在靠近源端處的耗盡層邊緣獲得足夠的能量克服襯底硅與第一二氧化硅層之間勢(shì)皇，注入到氮化硅層的第二存儲(chǔ)位導(dǎo)致閾值電壓降低完成編譯； 該擦除方法包括:利用溝道FN隧穿擦除機(jī)制進(jìn)行，對(duì)所述控制柵施加正的柵極電壓，對(duì)所述源端施加負(fù)的源端電壓，對(duì)所述漏端施加與源端電壓相同的負(fù)電壓，使電子在所述控制柵與源、漏端之間的電壓所產(chǎn)生的電場(chǎng)作用之下，進(jìn)行FN電子隧穿注入到所述氮化硅層的所述第一、二存儲(chǔ)位中完成擦除； 該讀取方法包括:利用DIBL效應(yīng)，采用反向讀取方式進(jìn)行讀操作，當(dāng)需要讀取所述第一存儲(chǔ)位的狀態(tài)時(shí)，對(duì)所述源端施加正的源端電壓，對(duì)所述漏端接地，對(duì)所述控制柵施加大于源端電壓的正的柵極電壓；當(dāng)需要讀取所述第二存儲(chǔ)位的狀態(tài)時(shí)，對(duì)所述漏端施加正的漏端電壓，對(duì)所述源端接地，對(duì)所述控制柵施加大于漏端電壓的正的柵極電壓。6.根據(jù)權(quán)利要求5所述的雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，在所述第一存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加-5?-6v的柵極電壓，對(duì)所述漏端施加5?6v的漏端電壓，對(duì)所述源端施加Ov接地，對(duì)所述襯底施加-5?-6v的襯底偏壓；在所述第二存儲(chǔ)位編譯時(shí)，對(duì)所述控制柵施加-5?-6v的柵極電壓，對(duì)所述源端施加5?6v的源端電壓，對(duì)所述漏端施加Ov接地，對(duì)所述襯底施加-5?-6v的襯底偏壓。7.根據(jù)權(quán)利要求5所述的雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，擦除時(shí)，對(duì)所述控制柵施加12?16v的柵極電壓，對(duì)所述源、漏端分別施加-3?-4v的相同電壓。8.根據(jù)權(quán)利要求5所述的雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，當(dāng)需要讀取所述第一存儲(chǔ)位的狀態(tài)時(shí)，對(duì)所述源端施加1.5v的源端電壓，對(duì)所述漏端施加Ov接地，對(duì)所述控制柵施加4v的柵極電壓；當(dāng)需要讀取所述第二存儲(chǔ)位的狀態(tài)時(shí)，對(duì)所述漏端施加1.5v的漏端電壓，對(duì)所述源端施加Ov接地，對(duì)所述控制柵施加4v的柵極電壓。9.根據(jù)權(quán)利要求5所述的雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，所述第一二氧化娃層的厚度為3?8nm，所述氮化娃層的厚度為50?150nm，所述第二二氧化娃層的厚度為8?12nm，所述控制柵的厚度為150?200nmo10.根據(jù)權(quán)利要求5或9所述的雙位SONOS存儲(chǔ)器的編譯、擦除和讀取方法，其特征在于，所述控制柵的柵長(zhǎng)為不超過58nm。
【專利摘要】本發(fā)明公開了一種雙位SONOS存儲(chǔ)器，包括：P型硅襯底，襯底中具有N型摻雜的源端、漏端和N溝道；以及建立在源、漏端之間襯底上的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)自下而上依次包括第一二氧化硅層、氮化硅層、第二二氧化硅層和多晶硅控制柵，氮化硅層包括靠近漏端側(cè)的第一存儲(chǔ)位和靠近源端側(cè)的第二存儲(chǔ)位，用于存儲(chǔ)電荷；采用低功耗的帶帶隧穿熱空穴注入編譯、溝道FN電子隧穿擦除方式，利用背柵偏壓協(xié)助熱空穴注入，可使傳統(tǒng)SONOS器件結(jié)構(gòu)擁有更小的柵長(zhǎng)，解決了現(xiàn)有溝道熱電子注入編譯功耗高的問題，雙位存儲(chǔ)的SONOS可擁有更高的存儲(chǔ)密度和存儲(chǔ)容量，在當(dāng)下大容量存儲(chǔ)器流行的市場(chǎng)中有著極大優(yōu)勢(shì)。
【IPC分類】H01L29/423, H01L27/115, G11C16/04
【公開號(hào)】CN105226065
【申請(qǐng)?zhí)枴緾N201510514435
【發(fā)明人】顧經(jīng)綸
【申請(qǐng)人】上海華力微電子有限公司
【公開日】2016年1月6日
【申請(qǐng)日】2015年8月20日