打接處。
[0032]請繼續(xù)參照圖1搭配圖2，多條第一重布局金屬線路130設(shè)置于上表面111，第一重布局金屬線路130分別與導(dǎo)電墊112電性連接，且第一重布局金屬線路130分別延伸至溝槽120內(nèi)。如圖1所示，各第一重布局金屬線路130分別電性連接各導(dǎo)電墊112，因此各第一重布局金屬線路130可視為彼此獨立的信號線路，分別控制半導(dǎo)體晶片110中不同導(dǎo)電墊112的信號輸入或輸出。第一重布局金屬線路130所使用的材料可以是鋁、銅或其它合適的導(dǎo)電材料。第一重布局金屬線路130制作的方式可以是先以濺鍍(sputtering)或蒸鍍(evaporat1n)制程先沉積導(dǎo)電薄膜，再將導(dǎo)電薄膜以微影蝕刻的方式形成具有預(yù)定重布局線路圖案的第一重布局金屬線路130。此外，本發(fā)明的晶片封裝體100尚可進一步包含絕緣層(圖未繪示)夾設(shè)于半導(dǎo)體晶片110的上表面111與第一重布局金屬線路130之間，絕緣層所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合適的絕緣材料，以化學(xué)氣相沉積法(chemical vapor deposit1n)順應(yīng)地(conformally)沿著半導(dǎo)體晶片110的上表面111、溝槽120的側(cè)壁以及底部形成絕緣薄膜，再以微影蝕刻的方式對應(yīng)導(dǎo)電墊112的位置形成開口以暴露出導(dǎo)電墊112，使接下來制作的第一重布局金屬線路130可通過絕緣層的開口，電性連接于導(dǎo)電墊112。值得注意的是，如圖2所示，凸起140設(shè)置于溝槽120內(nèi)且位于相鄰第一重布局金屬線路130之間。凸起140可確保相鄰第一重布局金屬線路130彼此之間能夠確實被隔離，而不會產(chǎn)生彼此電性連接而短路的現(xiàn)象。綜合上述，本發(fā)明各實施方式的晶片封裝體的制造方法包含提供半導(dǎo)體晶圓具有至少二半導(dǎo)體晶片110相鄰排列，半導(dǎo)體晶片具有上表面111及下表面113，半導(dǎo)體晶片110具有具有多個導(dǎo)電墊112設(shè)置于上表面111。接著，形成至少一溝槽120以及多個凸起140，溝槽120位于半導(dǎo)體晶片110之間，凸起140于溝槽120內(nèi)。接著全面形成金屬層覆蓋上表面111、溝槽120以及凸起140。接著微影蝕刻金屬層以形成多條第一重布局金屬線路130，第一重布局金屬線路130分別與導(dǎo)電墊112電性連接，且第一重布局金屬線路130分別延伸至溝槽120內(nèi)，使溝槽120內(nèi)的凸起140將第一重布局金屬線路130分別隔離開來。由此可知，第一重布局金屬線路130的形成是在溝槽120以及凸起140制作完畢后，溝槽120內(nèi)的凸起140可確保相鄰第一重布局金屬線路130彼此之間能夠確實被隔離。據(jù)此，能有效提升第一重布局金屬線路130制作時，微影蝕刻制程的制程邊際(process margin)，更能提高晶片封裝體100的制程良率，有效降低生產(chǎn)成本。在本發(fā)明的一些實施方式中，凸起140包含硅(silicon)、鍺(germanium)、氧化娃(silicon oxide)、氮化娃(silicon nitride)或所述的組合。凸起140的制作方式例如可以是與前述溝槽120于同一微影蝕刻步驟中同時形成。在本發(fā)明的一些實施方式中，形成溝槽以及凸起的步驟由同一步驟的微影蝕刻所形成。舉例來說，半導(dǎo)體晶片110可以是由硅基材上所制作，如前所述，溝槽120制作的方式可以是由半導(dǎo)體晶片110的上表面111朝半導(dǎo)體晶片110的下表面113，以微影蝕刻的方式所形成，微影制程所使用的光罩除了具有對應(yīng)溝槽120形成位置的圖案之外，尚具有對應(yīng)凸起140形成位置的圖案，因此溝槽120與凸起140實質(zhì)上在同一張光罩下完成曝光，而于后續(xù)顯影以及蝕刻后同時形成。換言之，凸起140實質(zhì)上與溝槽120同時制作完成，而無須增加額外的微影蝕亥IJ，因此更能具有制作簡便且能有效降低生產(chǎn)成本的特殊功效。此外如圖2所示，在本發(fā)明的一些實施方式中，凸起140的高度H不高于上表面111。據(jù)此，凸起140除具有前述確保相鄰第一重布局金屬線路130彼此之間被隔離，不會產(chǎn)生電性連接而短路的現(xiàn)象之外，亦不會妨礙后續(xù)焊球或焊線的制作。
[0033]再參照圖1，在本發(fā)明的一些實施方式中，晶片封裝體100進一步包含多條第二重布局金屬線路150設(shè)置于上表面111，半導(dǎo)體晶片110具有多個接地墊114設(shè)置于上表面111，第二重布局金屬線路150分別與接地墊114電性連接，且第二重布局金屬線路150分別延伸至溝槽120內(nèi)。如圖1所示，接地墊114設(shè)置于上表面111，可通過內(nèi)連線結(jié)構(gòu)電性連接于半導(dǎo)體晶片110內(nèi)部電子元件的部分部件或是接地貫孔(ground via)，使其電性接地(grounding)。接地墊114例如可以是和導(dǎo)電墊112完全相同的材質(zhì)并于相同步驟中制作，因此接地墊114材質(zhì)例如可以是鋁、銅或鎳或其他合適的導(dǎo)電材料。如圖1所示，接地墊114可作為半導(dǎo)體晶片110內(nèi)部電子元件的檢測端或是其他需要電性接地的情況，通過與接地墊114電性連接的第二重布局金屬線路150，將電性接地的導(dǎo)電路徑延伸至溝槽120內(nèi)。此外，隨著各式電子元件及攜帶式電子元件愈來愈普及與輕巧化，使得晶片封裝體的尺寸也日益微縮化，來響應(yīng)各類集成電路制程的微小化以及多功能性整合晶片的趨勢發(fā)展。使半導(dǎo)體晶片封裝體內(nèi)部各元件彼此連結(jié)的密度愈來愈高，走線之間越來越緊密，彼此的耦合現(xiàn)象也越趨嚴重，使得信號在傳輸時經(jīng)常會有電磁干擾的問題。因此，接地墊114以及第二重布局金屬線路150也具有通過電性接地來改善上述耦合現(xiàn)象的特殊功效。如圖1以及圖2所示，在本發(fā)明的一些實施方式中，第二重布局金屬線路150于該溝槽120內(nèi)彼此電性連接。換言之，各第二重布局金屬線路150可在延伸至溝槽120內(nèi)后匯流，而非如第一重布局金屬線路130之間由凸起140相互隔開，據(jù)此可簡化電性接地的連接方式。
[0034]此外，又如圖1以及圖2所示，在本發(fā)明的一些實施方式中，晶片封裝體100進一步包含多條第三重布局金屬線路160設(shè)置于上表面111，第三重布局金屬線路160分別延伸至溝槽120內(nèi)且于溝槽160內(nèi)彼此電性連接。如圖1所示，各第三重布局金屬線路160亦分別對應(yīng)電性連接于各導(dǎo)電墊112，第三重布局金屬線路160與第一重布局金屬線路130的不同點在于:各第一重布局金屬線路130可視為彼此獨立的信號線路，分別控制半導(dǎo)體晶片110中不同導(dǎo)電墊112的信號輸入或輸出，因此凸起140設(shè)置于溝槽120內(nèi)且位于相鄰第一重布局金屬線路130之間，以確保相鄰第一重布局金屬線路130彼此之間能夠確實被隔離，而不會產(chǎn)生彼此電性連接而短路的現(xiàn)象；而第三重布局金屬線路160可以是相同輸入或輸出信號于不同導(dǎo)電墊112的線路，因此不須凸起140設(shè)置于相鄰第三重布局金屬線路160之間，換言之，各第三重布局金屬線路160可于溝槽120內(nèi)匯流，據(jù)此便將需要相同信號導(dǎo)電墊112整合在一起，可進一步簡化信號輸入或輸出。
[0035]圖3是根據(jù)本發(fā)明另一實施方式晶片封裝體200的局部俯視示意圖。圖4是沿圖3中剖線4的側(cè)視示意圖。請參照圖3搭配圖4，晶片封裝體200包含半導(dǎo)體晶片110、溝槽120、多條第一重布局金屬線路130以及凸起140。其中有關(guān)半導(dǎo)體晶片110、溝槽120、第一重布局金屬線路130以及凸起140的制作方式、材料以及各元件之間的相對位置與連接關(guān)系大致與前述實施方式晶片封裝體100相同，在此即不重復(fù)贅述。晶片封裝體200與前述實施方式晶片封裝體100不同之處在于，晶片封裝體200具有二溝槽120配置于半導(dǎo)體晶片110的同一側(cè)。如圖3所示，一部分的第一重布局金屬線路130延伸至左側(cè)的溝槽120內(nèi)；而另一部分的第一重布局金屬線路130延伸至右側(cè)的溝槽120內(nèi)。據(jù)此，第一重布局金屬線路130的圖案可針對半導(dǎo)體晶片110的上表面111不同導(dǎo)電墊112位置作適當?shù)膹椥哉{(diào)整，更可簡化第一重布局金屬線路130圖案在設(shè)計以及制作上的難度。如圖4所示，凸起140設(shè)置于溝槽120內(nèi)且位于相鄰第一重布局金屬線路130之間。凸起140可確保相鄰第一重布局金屬線路130彼此之間能夠確實被隔離，而不會產(chǎn)生彼此電性連接而短路的現(xiàn)象。據(jù)此，能有效提升第一重布局金屬線路130制作時，微影蝕刻制程的制程邊際，更能提高晶片封裝體200的制程良率，有效降低生產(chǎn)成本。此外，溝槽120制作的方式可