晶片封裝體及其制造方法
【專利摘要】一種晶片封裝體及其制造方法，該晶片封裝體包含晶片、介電接合層、載體與重布線層。晶片具有基底、焊墊與保護層。保護層位于基底上。焊墊位于保護層中。介電接合層位于保護層上，且介電接合層位于載體與保護層之間。載體、介電接合層與保護層具有連通的穿孔，使焊墊從穿孔裸露。重布線層包含連接部與無源元件部。連接部位于焊墊、穿孔的壁面與載體背對介電接合層的表面上。無源元件部位于載體的表面上，且無源元件部的一端連接在載體的表面上的連接部。本發(fā)明不僅可節(jié)省大量的組裝時間、降低已知電感元件的成本，還可提升設(shè)計上的便利性。
【專利說明】
晶片封裝體及其制造方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明是有關(guān)一種晶片封裝體及一種晶片封裝體的制造方法。
【背景技術(shù)】
[0002]已知的射頻感測器(RFsensor)包含晶片封裝體與無源元件，其中無源元件例如電感元件(inductor)。晶片封裝體作為有源元件。晶片封裝體與電感元件均設(shè)置于電路板上，且電感元件位于晶片封裝體外。
[0003]也就是說，當(dāng)晶片封裝體制作完成后，還需在電路板設(shè)置獨立的電感元件才可讓射頻感測器正常工作。如此一來，射頻感測器會花費大量的組裝時間，且電感元件的成本難以降低。此外，電路板還需預(yù)留安裝電感元件的空間與線路，造成設(shè)計上的不便。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一技術(shù)態(tài)樣為一種晶片封裝體。
[0005]根據(jù)本發(fā)明一實施方式，一種晶片封裝體包含晶片、介電接合層、載體與重布線層。晶片具有基底、焊墊與保護層。保護層位于基底上。焊墊位于保護層中。介電接合層位于保護層上，且介電接合層位于載體與保護層之間。載體、介電接合層與保護層具有連通的穿孔，使焊墊從穿孔裸露。重布線層包含連接部與無源元件部。連接部位于焊墊、穿孔的壁面與載體背對介電接合層的表面上。無源元件部位于載體的表面上，且無源元件部的一端連接在載體的表面上的連接部。
[0006]本發(fā)明的一技術(shù)態(tài)樣為一種晶片封裝體的制造方法。
[0007]根據(jù)本發(fā)明一實施方式，一種晶片封裝體的制造方法包含下列步驟:使用介電接合層將載體貼附于晶圓上，其中晶圓具有基底、焊墊與保護層，焊墊位于保護層中，介電接合層位于保護層與載體之間;蝕刻載體背對介電接合層的表面，使載體、介電接合層與保護層具有連通的穿孔，且焊墊從穿孔裸露;形成重布線層于焊墊、該穿孔的壁面與載體的表面上；以及圖案化重布線層，使重布線層同步形成連接部與無源元件部，連接部位于焊墊、穿孔的壁面與載體的表面上，無源元件部位于載體的表面上，且無源元件部的一端連接在載體的表面上的連接部。
[0008]在本發(fā)明上述實施方式中，由于晶片封裝體的重布線層具有無源元件部，因此晶片封裝體除了具有有源元件的功能外，還具有無源元件的功能。舉例來說，無源元件部可作為晶片封裝體的電感元件。載體具有支撐重布線層的功能。當(dāng)圖案化重布線層時，無源元件部與連接部會同步形成，使無源元件部形成于載體的表面上，因此可節(jié)省制作無源元件部的時間。本發(fā)明的晶片封裝體可作為射頻感測器，不需已知獨立的電感元件便具有電感元件的功能。如此一來，晶片封裝體不僅可節(jié)省大量的組裝時間，且能降低已知電感元件的成本。此外，設(shè)置晶片封裝體的電路板不需預(yù)留安裝已知電感元件的空間與線路，可提升設(shè)計上的便利性。
【附圖說明】
[0009]圖1繪示根據(jù)本發(fā)明一實施方式的晶片封裝體的剖面圖。
[0010]圖2繪示圖1的晶片封裝體的重布線層的線路布局示意圖。
[0011 ]圖3繪示根據(jù)本發(fā)明一實施方式的晶片封裝體的制造方法的流程圖。
[0012]圖4繪示根據(jù)本發(fā)明一實施方式的晶圓被載體貼附后的剖面圖。
[0013]圖5繪示圖4的載體研磨后的剖面圖。
[0014]圖6繪示圖5的載體、介電接合層與保護層形成穿孔后的剖面圖。
[0015]圖7繪示圖6的焊墊、穿孔的壁面與載體形成重布線層后的剖面圖。
[0016]圖8繪示圖7的重布線層形成導(dǎo)電結(jié)構(gòu)后的剖面圖。
[0017]圖9繪示圖8的基底研磨后的剖面圖。
[0018]圖1OA繪示根據(jù)本發(fā)明一實施方式的晶片封裝體的剖面圖。
[0019]圖1OB繪示圖1OA的晶片封裝體的重布線層的線路布局示意圖。
[0020]圖1lA繪示根據(jù)本發(fā)明一實施方式的晶片封裝體的剖面圖。
[0021]圖1lB繪示圖1lA的晶片封裝體的重布線層的線路布局示意圖。
[0022]圖1lC繪示圖1lB的另一實施方式。
[0023]其中，附圖中符號的簡單說明如下:
[0024]100?100b:晶片封裝體
[0025]110:晶片
[0026]IlOa:晶圓
[0027]112:基底
[0028]113:表面
[0029]114:焊墊
[0030]115:穿孔
[0031]116:保護層
[0032]120:介電接合層
[0033]130:載體
[0034]132:表面
[0035]140:重布線層
[0036]142:連接部
[0037]144:無源元件部
[0038]150:阻隔層
[0039]152:開口
[0040]160:導(dǎo)電結(jié)構(gòu)[0041 ]170:空穴
[0042]180:磁性元件
[0043]Dl ?D4:厚度
[0044]L-L:線段
[0045]L1:導(dǎo)線
[0046]SI ?S4:步驟。
【具體實施方式】
[0047]以下將以圖式揭露本發(fā)明的多個實施方式，為明確說明起見，許多實務(wù)上的細(xì)節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說，在本發(fā)明部分實施方式中，這些實務(wù)上的細(xì)節(jié)是非必要的。此外，為簡化圖式起見，一些已知慣用的結(jié)構(gòu)與元件在圖式中將以簡單示意的方式繪示。
[0048]圖1繪示根據(jù)本發(fā)明一實施方式的晶片封裝體100的剖面圖。圖2繪示圖1的晶片封裝體100的重布線層140的線路布局示意圖。同時參閱圖1與圖2，晶片封裝體100包含晶片110、介電接合層120、載體130與重布線層140。晶片110具有基底112、焊墊114與保護層116。保護層116位于基底112上。焊墊114位于保護層116中。介電接合層120位于保護層116上，且介電接合層120位于載體130與保護層116之間。載體130、介電接合層120與保護層116具有連通的穿孔115，使焊墊114從穿孔115裸露。重布線層140包含連接部142與無源元件部144。連接部142位于焊墊114、穿孔115的壁面與載體130背對介電接合層120的表面132上。無源元件部144位于載體130的表面132上，且無源元件部144的一端連接在載體130的表面132上的連接部142。
[0049]在本實施方式中，晶片封裝體100可以為射頻感測器(RF sensor)，但并不用以限制本發(fā)明?；?12的材質(zhì)可以包含硅。保護層116可包含內(nèi)層介電層(ILD)、內(nèi)金屬介電層(IMD)與鈍化層(passivat1n layer)。介電接合層120的材質(zhì)包含聚合物(polymer)或氧化物。載體130的材質(zhì)可以包含氮化鋁或玻璃，具高阻抗與高介電常數(shù)，可減少晶片封裝體100的功率損失，節(jié)省電力。重布線層140的材質(zhì)可以包含鋁或銅，可先采用物理氣相沉積(PVD)或電鍍的方式覆蓋焊墊114、穿孔115的壁面與載體130后，再利用圖案化制程使重布線層140同步形成連接部142與無源元件部144。圖案化制程可包含曝光、顯影與蝕刻等光微影技術(shù)。
[0050]由于晶片封裝體100的重布線層140具有無源元件部144，因此晶片封裝體100除了具有有源元件的功能外，還具有無源元件的功能。舉例來說，無源元件部144可作為晶片封裝體100的電感元件(inductor)。本發(fā)明的晶片封裝體100不需已知獨立的電感元件便具有電感元件的功能。如此一來，晶片封裝體100不僅可節(jié)省大量的組裝時間，且能降低已知電感元件的成本。
[0051]載體130具有支撐重布線層140的功能。當(dāng)圖案化重布線層140時，無源元件部144與連接部142會同步形成，使無源元件部144形成于載體130的表面132上，因此可節(jié)省制作無源元件部144的時間。此外，設(shè)置晶片封裝體100的電路板不需預(yù)留安裝已知電感元件的空間與線路，可提升設(shè)計上的便利性。
[0052]在本實施方式中，無源元件部144的形狀為U形，但并不此為限。設(shè)計者可依實際需求設(shè)計重布線層140的線路布局，使無源元件部144具有其他形狀。
[0053]晶片封裝體100還包含阻隔層150與導(dǎo)電結(jié)構(gòu)160。阻隔層150位于重布線層140上與載體130的表面132上。阻隔層150具有開口 152，使連接部142裸露。導(dǎo)電結(jié)構(gòu)160位于阻隔層150的開口 152中的連接部142上，使導(dǎo)電結(jié)構(gòu)160可通過重布線層140的連接部142電性連接焊墊114。導(dǎo)電結(jié)構(gòu)160可以球柵陣列(BGA)的錫球或?qū)щ娡箟K。此外，晶片封裝體100還可選擇性具有空穴170?？昭?70位于阻隔層150與穿孔115中的連接部142之間。
[0054]在以下敘述中，將說明晶片封裝體100的制造方法。
[0055]圖3繪示根據(jù)本發(fā)明一實施方式的晶片封裝體的制造方法的流程圖。晶片封裝體的制造方法包含下列步驟。在步驟SI中，使用介電接合層將載體貼附于晶圓上，其中晶圓具有基底、焊墊與保護層，焊墊位于保護層中，介電接合層位于保護層與載體之間。接著在步驟S2中，蝕刻載體背對介電接合層的表面，使載體、介電接合層與保護層具有連通的穿孔，且焊墊從穿孔裸露。之后在步驟S3中，形成重布線層于焊墊、該穿孔的壁面與載體的表面上。接著在步驟S4中，圖案化重布線層，使重布線層同步形成連接部與無源元件部，連接部位于焊墊、穿孔的壁面與載體的表面上，無源元件部位于載體的表面上，且無源元件部的一端連接在載體的表面上的連接部。在以下敘述中，將說明上述步驟。
[0056]圖4繪示根據(jù)本發(fā)明一實施方式的晶圓IlOa被載體130貼附后的剖面圖。圖5繪示圖4的載體130研磨后的剖面圖。在以下敘述中，晶圓11 Oa意指圖1的晶片110尚未經(jīng)切割制程的半導(dǎo)體結(jié)構(gòu)。晶圓IlOa具有基底112、焊墊114與保護層116。同時參閱圖4與圖5，首先，可使用介電接合層120將載體130貼附于晶圓IlOa上，使介電接合層120位于保護層116與載體130之間。載體130的材質(zhì)可包含氮化鋁或玻璃，可提供晶圓IlOa支撐強度。接著，可研磨載體130背對介電接合層120的表面132，以減薄載體130的厚度，使載體130的厚度DI減薄至厚度D2。
[0057]圖6繪示圖5的載體130、介電接合層120與保護層116形成穿孔115后的剖面圖。同時參閱圖5與圖6，待載體130減薄后，可蝕刻載體130的表面132，使載體130、介電接合層120與保護層116具有連通的穿孔115。穿孔115對齊焊墊114，因此焊墊114可從穿孔115裸露。
[0058]圖7繪示圖6的焊墊114、穿孔115的壁面與載體130形成重布線層140后的剖面圖。同時參閱圖6與圖7，待焊墊114從穿孔115裸露后，可于焊墊114、穿孔115的壁面與載體130的表面132上形成重布線層140。接著，圖案化重布線層140，使重布線層140同步形成連接部142與無源元件部144。其中，連接部142位于焊墊114、穿孔115的壁面與載體130的表面132上。無源元件部144位于載體130的表面132上，且無源元件部144的一端連接載體130的表面132上的連接部142。
[0059]圖8繪示圖7的重布線層140形成導(dǎo)電結(jié)構(gòu)160后的剖面圖。同時參閱圖7與圖8，待重布線層140經(jīng)圖案化形成連接部142與無源元件部144后，可于重布線層140上與載體130的表面132上形成阻隔層150。接著，圖案化阻隔層150以形成開口 152，使重布線層140的連接部142從開口 152裸露。之后，便可于阻隔層150的開口 152中的連接部142上形成導(dǎo)電結(jié)構(gòu)160，使導(dǎo)電結(jié)構(gòu)160經(jīng)由連接部142電性連接焊墊114。
[0060]圖9繪示圖8的基底112研磨后的剖面圖。同時參閱圖8與圖9，待導(dǎo)電結(jié)構(gòu)160形成后，可研磨基底112背對保護層116的表面113，以減薄基底112的厚度，使基底112的厚度D3減薄至厚度D4 ο接著，可沿線段L-L切割晶圓11Oa、介電接合層120、載體130與阻隔層150。如此一來，便可得到圖1的晶片封裝體100。
[0061]在以下敘述中，已敘述過的元件連接關(guān)系與材料將不再重復(fù)贅述，僅敘述其他型式的晶片封裝體。
[0062]圖1OA繪示根據(jù)本發(fā)明一實施方式的晶片封裝體10a的剖面圖。圖1OB繪示圖1OA的晶片封裝體10a的重布線層140的線路布局示意圖。同時參閱圖1OA與圖1OB，晶片封裝體10a包含晶片110、介電接合層120、載體130與重布線層140。重布線層140包含連接部142與無源元件部144。與圖1、圖2實施方式不同的地方在于:無源元件部144的形狀為平面螺旋狀。晶片110具有位于保護層116中的導(dǎo)線LI，且導(dǎo)線LI連接焊墊114與相鄰的另一焊墊114。
[0063]圖1IA繪示根據(jù)本發(fā)明一實施方式的晶片封裝體10b的剖面圖。圖1IB繪示圖1IA的晶片封裝體10b的重布線層140的線路布局示意圖。同時參閱圖1lA與圖11B，晶片封裝體10b包含晶片110、介電接合層120、載體130與重布線層140。重布線層140包含連接部142與無源元件部144。與圖1、圖2實施方式不同的地方在于:無源元件部144的形狀為立體螺旋狀。也就是說，無源元件部144的位置并非在同一水平面上。
[0064]圖1IC繪示圖1IB的另一實施方式。同時參閱圖1IA與圖1IC，晶片封裝體10b包含晶片110、介電接合層120、載體130與重布線層140。重布線層140包含連接部142與無源元件部144。與圖1IB實施方式不同的地方在于:晶片110還包含磁性元件180，且磁性元件180由重布線層140的無源元件部144環(huán)繞。在本實施方式中，磁性元件180可提高晶片封裝體10b的電感值(inductance value)。
[0065]以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種晶片封裝體，其特征在于，包含: 一晶片，具有一基底、一焊墊與一保護層，該保護層位于該基底上，該焊墊位于該保護層中； 一介電接合層，位于該保護層上； 一載體，該介電接合層位于該載體與該保護層之間，該載體、該介電接合層與該保護層具有連通的一穿孔，使該焊墊從該穿孔裸露；以及一重布線層，包含: 一連接部，位于該焊墊、該穿孔的壁面與該載體背對該介電接合層的一表面上；以及一無源元件部，位于該載體的該表面上，且該無源元件部的一端連接在該載體的該表面上的該連接部。2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該無源元件部的形狀包含U形、平面螺旋狀與立體螺旋狀。3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包含: 一阻隔層，位于該重布線層上與該載體的該表面上。4.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該阻隔層具有一開口，使該連接部裸露，該晶片封裝體還包含: 一導(dǎo)電結(jié)構(gòu)，位于該阻隔層的該開口中的該連接部上，使該導(dǎo)電結(jié)構(gòu)電性連接該焊墊。5.根據(jù)權(quán)利要求4所述的晶片封裝體，其特征在于，該導(dǎo)電結(jié)構(gòu)為錫球或?qū)щ娡箟K。6.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，具有一空穴，且該空穴位于該阻隔層與該穿孔中的該連接部之間。7.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該晶片還包含: 一磁性元件，由該無源元件部環(huán)繞。8.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該載體的材質(zhì)包含氮化鋁或玻璃。9.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該介電接合層的材質(zhì)包含聚合物或氧化物。10.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該晶片具有位于該保護層中的一導(dǎo)線，且該導(dǎo)線連接該焊墊與相鄰的另一焊墊。11.一種晶片封裝體的制造方法，其特征在于，包含下列步驟: 使用一介電接合層將一載體貼附于一晶圓上，其中該晶圓具有一基底、一焊墊與一保護層，該焊墊位于該保護層中，該介電接合層位于該保護層與該載體之間； 蝕刻該載體背對該介電接合層的一表面，使該載體、該介電接合層與該保護層具有連通的一穿孔，且該焊墊從該穿孔裸露； 形成一重布線層于該焊墊、該穿孔的壁面與該載體的該表面上；以及圖案化該重布線層，使該重布線層同步形成一連接部與一無源元件部，該連接部位于該焊墊、該穿孔的壁面與該載體的該表面上，該無源元件部位于該載體的該表面上，且該無源元件部的一端連接在該載體的該表面上的該連接部。12.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，還包含: 研磨該載體的該表面，以減薄該載體的厚度。13.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，還包含: 形成一阻隔層于該重布線層上與該載體的該表面上；以及 圖案化該阻隔層以形成一開口，使該連接部從該開口裸露。14.根據(jù)權(quán)利要求13所述的晶片封裝體的制造方法，其特征在于，還包含: 形成一導(dǎo)電結(jié)構(gòu)于該阻隔層的該開口中的該連接部上，使該導(dǎo)電結(jié)構(gòu)電性連接該焊墊。15.根據(jù)權(quán)利要求14所述的晶片封裝體的制造方法，其特征在于，還包含: 切割該晶圓、該介電接合層、該載體與該阻隔層。16.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，還包含: 研磨該基底背對該保護層的一表面，以減薄該基底的厚度。
【文檔編號】H01L23/498GK105895613SQ201610059834
【公開日】2016年8月24日
【申請日】2016年1月28日
【發(fā)明人】何彥仕, 張恕銘, 沈信隆
【申請人】精材科技股份有限公司