半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體裝置。
【背景技術(shù)】
[0002]例如，專利文獻(xiàn)I中公開了一種具備橫向型的MISFET的半導(dǎo)體裝置。在該半導(dǎo)體裝置中，在η型活性區(qū)的上表面?zhèn)染邆洇?型漂移區(qū)，所述η-型漂移區(qū)形成在半導(dǎo)體基板的面臨上表面的范圍內(nèi)，且與η型活性區(qū)相比η型雜質(zhì)濃度較低。由此，實(shí)現(xiàn)了對在導(dǎo)通工作時電流在半導(dǎo)體基板的上表面區(qū)域內(nèi)集中并流通的情況的抑制。
[0003]現(xiàn)有技術(shù)文獻(xiàn)
[0004]專利文獻(xiàn)
[0005]專利文獻(xiàn)1:日本特開2012-209459號公報

【發(fā)明內(nèi)容】

[0006]發(fā)明所要解決的課題
[0007]可是，在專利文獻(xiàn)I的半導(dǎo)體裝置中，存在當(dāng)導(dǎo)通工作時電流在η型活性區(qū)的上表面附近集中流通的傾向。由于電流在η型活性區(qū)的上表面附近集中并流通，從而半導(dǎo)體裝置容易局部發(fā)熱。
[0008]本發(fā)明提供一種能夠抑制局部發(fā)熱的半導(dǎo)體裝置。
[0009]用于解決課題的方法
[0010]本發(fā)明的第一方式所涉及的半導(dǎo)體裝置具有:源極電極、柵電極、漏極電極、第一導(dǎo)電型的第一區(qū)域、第二導(dǎo)電型的第二區(qū)域、第一導(dǎo)電型的第三區(qū)域以及第一導(dǎo)電型的第四區(qū)域。第一區(qū)域形成在半導(dǎo)體基板中的面臨上表面的范圍內(nèi)，并與源極電極連接。第二區(qū)域形成在面臨上表面的范圍內(nèi)，并與第一區(qū)域相接，且隔著柵極絕緣膜而與柵電極對置。第三區(qū)域形成在面臨上表面的范圍內(nèi)，并與漏極電極連接。第四區(qū)域形成在面臨上表面的范圍內(nèi)，并形成在第二區(qū)域與第三區(qū)域之間，且具有:第一漂移區(qū)，該第一漂移區(qū)形成在第二區(qū)域與第三區(qū)域之間的面臨上表面的范圍內(nèi)；第二漂移區(qū)，該第二漂移區(qū)與第一漂移區(qū)相比第一導(dǎo)電型雜質(zhì)濃度較高，并與第二區(qū)域和第三區(qū)域之間的第一漂移區(qū)相接；低濃度漂移區(qū)，該低濃度漂移區(qū)與第一漂移區(qū)相比第一導(dǎo)電型雜質(zhì)濃度較低，且形成在第二區(qū)域與第二漂移區(qū)之間，第一漂移區(qū)和第二漂移區(qū)分別與第三區(qū)域相接，第一漂移區(qū)與第二漂移區(qū)相比向第二區(qū)域側(cè)突出。
[0011 ] 根據(jù)上述方式，能夠抑制局部發(fā)熱。
[0012]在上述方式中，也可以采用如下方式，S卩，第二漂移區(qū)形成在第一漂移區(qū)的距所述半導(dǎo)體基板的所述上表面較遠(yuǎn)的一側(cè)。通過該結(jié)構(gòu)，能夠使在半導(dǎo)體裝置導(dǎo)通工作時電流所流通的路徑上下分散。
[0013]在上述方式中，也可以采用如下方式，S卩，第二漂移區(qū)形成在第一漂移區(qū)的與所述半導(dǎo)體基板的上表面平行的平面上的橫向側(cè)。通過該結(jié)構(gòu)，能夠使在半導(dǎo)體裝置導(dǎo)通工作時電流所流通的路徑橫向分散。
[0014]在上述方式中，也可以采用如下方式，S卩，第一漂移區(qū)與第二區(qū)域相接。通過該結(jié)構(gòu)，載流子穿過了溝道之后至被導(dǎo)入至第一漂移區(qū)為止的期間的電阻變小。由此，能夠使半導(dǎo)體裝置低損耗化。
【附圖說明】
[0015]圖1表示第一實(shí)施例的半導(dǎo)體裝置的剖視圖。
[0016]圖2模式化地表示第一實(shí)施例的半導(dǎo)體裝置的導(dǎo)通工作時的狀態(tài)。
[0017]圖3表示概要地表示第一實(shí)施例中的摻雜物量的平均值的分布的曲線圖以及概要表示電場強(qiáng)度的曲線圖。
[0018]圖4模式化地表示第二實(shí)施例的半導(dǎo)體裝置的俯視圖。
[0019]圖5表示沿圖4中的半導(dǎo)體裝置的V-V線的剖視圖。
[0020]圖6表示沿圖4中的半導(dǎo)體裝置的V1-VI線的剖視圖。
[0021]圖7表示沿圖4中的半導(dǎo)體裝置的VI1-VII線的剖視圖。
[0022]圖8模式化地表示圖4中的半導(dǎo)體裝置的導(dǎo)通工作時的狀態(tài)。
【具體實(shí)施方式】
[0023](第一實(shí)施例)
[0024]如圖1所示，本實(shí)施例的半導(dǎo)體裝置10具有主要由Si構(gòu)成的半導(dǎo)體基板11。半導(dǎo)體基板11具有背面層12、形成在背面層12的上表面?zhèn)?圖1的上側(cè))的埋入絕緣膜14、形成在埋入絕緣膜14的上表面?zhèn)鹊陌雽?dǎo)體層16。而且，在半導(dǎo)體基板11的上表面上設(shè)置有柵極絕緣膜60、LOCOS (Local Oxidat1n of Silicon，娃的局部氧化)氧化膜62、源極電極70、柵電極80、漏極電極90以及金屬配線等(未圖示)。本實(shí)施例的半導(dǎo)體裝置10為橫向型的 η 溝道型 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。
[0025]在半導(dǎo)體層16內(nèi)設(shè)置有η型的源極區(qū)20、ρ型的體區(qū)30、η型的漏極區(qū)40以及η型的漂移區(qū)50。源極區(qū)20、體區(qū)30、漏極區(qū)40以及漂移區(qū)50分別形成在半導(dǎo)體層16的面臨上表面的范圍內(nèi)。而且，漂移區(qū)50設(shè)置在體區(qū)30與漏極區(qū)40之間。
[0026]源極區(qū)20形成在露出于半導(dǎo)體層16的上表面的范圍內(nèi)。源極區(qū)20的η型雜質(zhì)濃度高于漂移區(qū)50的η型雜質(zhì)濃度。在源極區(qū)20的上表面上連接有源極電極70。
[0027]體區(qū)30具有P型雜質(zhì)濃度較高的高濃度區(qū)域34以及與高濃度區(qū)域34相比ρ型雜質(zhì)濃度較低的低濃度區(qū)域32。體區(qū)30與源極區(qū)20相接。而且，體區(qū)30形成至與埋入絕緣膜14的上表面相接的深度為止。體區(qū)30隔著柵極絕緣膜60而與柵電極80對置。體區(qū)30被連接于源極電極70。
[0028]漂移區(qū)50與體區(qū)30和漏極區(qū)40相接。漂移區(qū)50通過體區(qū)30而與源極區(qū)20隔開。漂移區(qū)50具有第一漂移區(qū)52、第二漂移區(qū)54、第三漂移區(qū)56以及低濃度漂移區(qū)58。第一漂移區(qū)52的η型雜質(zhì)濃度N1、第二漂移區(qū)54的η型雜質(zhì)濃度Ν2、第三漂移區(qū)56的η型雜質(zhì)濃度Ν3以及低濃度漂移區(qū)58的η型雜質(zhì)濃度Ν4的關(guān)系為Ν4 < NI < Ν2 < Ν3。
[0029]第一漂移區(qū)52形成在體區(qū)30與漏極區(qū)40之間的半導(dǎo)體層16的面臨上表面的范圍內(nèi)。第一漂移區(qū)52與漏極區(qū)40相接。第一漂移區(qū)52與第二漂移區(qū)52相比向體區(qū)30側(cè)突出。而且，第一漂移區(qū)52與體區(qū)30相接。
[0030]第二漂移區(qū)54被設(shè)置在第一漂移區(qū)52的下方，并與第一漂移區(qū)52相接。在此，“下方”是指，距半導(dǎo)體基板11的上表面較遠(yuǎn)的一側(cè)。以下，在本說明書中均相同。而且，第二漂移區(qū)54也與漏極區(qū)40相接。第二漂移區(qū)54與第三漂移區(qū)56相比向體區(qū)30側(cè)突出。但是，第二漂移區(qū)54不與體區(qū)30相接。
[0031]第三漂移區(qū)56被設(shè)置在第二漂移區(qū)54的下方，并與第二漂移區(qū)54相接。而且，第三漂移區(qū)56也與漏極區(qū)40相接。第三漂移區(qū)56也不與體區(qū)30相接。
[0032]低濃度漂移區(qū)58形成在體區(qū)30與第二漂移區(qū)54之間，以及體區(qū)30與第三漂移區(qū)56之間。
[0033]漏極區(qū)40具有η型雜質(zhì)濃度較高的高濃度區(qū)域44以及與高濃度區(qū)域44相比η型雜質(zhì)濃度較低的低濃度區(qū)域42。漏極區(qū)40形成至與埋入絕緣膜14的上表面相接的深度為止。而且，漏極區(qū)40與漂移區(qū)50相接。在漏極區(qū)40的上表面上連接有漏極電極90。
[0034]在本實(shí)施例中，上述的第一漂移區(qū)52、第二漂移區(qū)54以及第三漂移區(qū)56與漏極區(qū)40中的低濃度區(qū)域42相接。低濃度區(qū)域42的η型雜質(zhì)濃度高于第一漂移區(qū)52、第二漂移區(qū)54以及第三漂移區(qū)56各自的η型雜質(zhì)濃度。但是，低濃度區(qū)域42的η型雜質(zhì)濃度也可以低于第一漂移區(qū)52、第二漂移區(qū)54以及第三漂移區(qū)56中的任意一個，或者低于第一漂移區(qū)52、第二漂移區(qū)54以及第三漂移區(qū)56中所有的η型雜質(zhì)濃度。
[0035]如圖1所示，柵極絕緣膜60以橫跨體區(qū)30的上表面和漂移區(qū)50的一部分上表面的方式被形成。LOCOS氧化膜62形成在未形成有柵極絕緣膜60的部分的漂移區(qū)50的上表面上。柵電極80以橫跨柵極絕緣膜60的上表面以及LOCOS氧化膜62的一部分上表面的方式被形成。如上所述，柵電極80隔著柵極絕緣膜60而與將源極區(qū)20和第一漂移區(qū)52隔開的范圍內(nèi)的體區(qū)30對置。
[0036]接下來，對本實(shí)施例的半導(dǎo)體裝置10的動作進(jìn)行說明。當(dāng)向源極電極70與漏極電極90之間施加漏極電極90成為正的電壓(即，相對于半導(dǎo)體裝置10的正向電壓)，并向柵電極80施加預(yù)