r>[0023] 圖2是根據(jù)本發(fā)明實(shí)施例的一種可選的待測介質(zhì)層所在的芯片的剖面圖；
[0024] 圖3是根據(jù)本發(fā)明實(shí)施例的另一種可選的待測介質(zhì)層所在的芯片的剖面圖；
[0025] 圖4是根據(jù)本發(fā)明實(shí)施例的一種可選的介質(zhì)層缺陷的檢測裝置的示意圖。
【具體實(shí)施方式】
[0026] 下文中將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的 情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0027] 實(shí)施例1
[0028] 根據(jù)本發(fā)明實(shí)施例，提供了一種介質(zhì)層缺陷的檢測方法，如圖1所示，該方法包 括：
[0029] S102 :獲取MOSFET的一個或多個特性參數(shù)的第一參數(shù)值，其中，MOSFET的柵極包 括待測介質(zhì)層；
[0030] S104 :在待測介質(zhì)層的外側(cè)與MOSFET的源極或漏極之間加載預(yù)設(shè)電壓，其中，加 載預(yù)設(shè)電壓的持續(xù)時間為預(yù)設(shè)時長；
[0031] S106 :獲取在執(zhí)行加載操作后的一個或多個特性參數(shù)的第二參數(shù)值；
[0032] S108 :根據(jù)第一參數(shù)值與第二參數(shù)值判斷待測介質(zhì)層的缺陷程度。
[0033] 應(yīng)當(dāng)明確的是，本發(fā)明技術(shù)方案所要解決的問題之一是提供一種方法，以便于對 介質(zhì)層中存在的缺陷進(jìn)行檢測，其中，該介質(zhì)層的組成通?？梢允切酒劝雽?dǎo)體器件中的 所使用的電介質(zhì)，例如l〇w-k材料等，然而本發(fā)明對此不作限定，例如在一些實(shí)施例中， 根據(jù)本發(fā)明實(shí)施例提供的檢測方法還可以應(yīng)用于對由其他類型的材料，比如高介電常數(shù) high-k材料等形成的介質(zhì)層中的缺陷的檢測。
[0034] 在本發(fā)明實(shí)施例中，介質(zhì)層中的缺陷通常是指陷入該介質(zhì)層的電荷，其中，常用于 芯片的介質(zhì)層中容易產(chǎn)生的電荷缺陷是由介質(zhì)層中的空穴形成，也即形成陷入介質(zhì)層的正 電荷，然而本發(fā)明不作限定。在另一方面，上述缺陷還可以包括介質(zhì)層中的孔隙，并且這些 孔隙中還可以存在擴(kuò)散的金屬成分，例如擴(kuò)散的金屬銅等。一般而言，在本發(fā)明實(shí)施例中， 上述缺陷可以泛指能夠?qū)е陆橘|(zhì)層的絕緣性能下降的介質(zhì)層物理結(jié)構(gòu)方面的誘因，其原理 將在本發(fā)明后續(xù)的實(shí)施例中進(jìn)行詳細(xì)闡述。
[0035] 根據(jù)本發(fā)明實(shí)施例提供的檢測方法，在步驟S102中，可以獲取MOSFET的一個或 多個特性參數(shù)的第一參數(shù)值，該MOSFET的柵極包括待測介質(zhì)層。在上述場景下，從另一個 角度而言，也可以視為將該待測介質(zhì)層作為該MOSFET的柵極或者該柵極的至少一部分，其 中，該MOSFET既可以是一個獨(dú)立而完整的MOSFET產(chǎn)品，也可以表示由芯片中的一部分結(jié) 構(gòu)，例如圖2中所示的芯片的部分結(jié)構(gòu)所形成的一個等效的M0SFET，在圖2中，由在P型襯 底202的表層間隔一定距離的兩個位置分別摻雜三族元素、例如硼所形成的相互分離的兩 個N型材料區(qū)，可以分別作為一個等效MOSFET的源極204和漏極206,而覆蓋在P型襯底 202的表面、且橫跨在源極204與漏極206之上的待測介質(zhì)層可以作為該等效MOSFET的柵 極208,從而形成一個完整的MOSFET的結(jié)構(gòu)，然而這并不妨礙上述兩個N型材料區(qū)在上述芯 片的設(shè)計(jì)中分別劃歸于左右兩個獨(dú)立的半導(dǎo)體器件。
[0036] 在此基礎(chǔ)上，可以在步驟S102中對該MOSFET進(jìn)行測量，以獲取該MOSFET的一個 或多個特性參數(shù)的參數(shù)值，記為第一參數(shù)值。例如，在本發(fā)明的一些實(shí)施例中，可以在步驟S102中獲取MOSFET的開啟電壓Vt，而Vt的獲取可以在測量MOSFET的Id-Vg曲線的過程中 得出，例如將Id開始有明顯提升時的Vg作為Vt，其中，如圖2所示，Vg可以表示該MOSFET 的柵極208與源極204之間的電壓，Id可以表示該MOSFET的漏極電流，其中，在漏極206與 源極204之間加有電壓VcL如圖2所示，在本發(fā)明實(shí)施例中，作為柵極208的待測介質(zhì)層可 以通過位于芯片導(dǎo)電層中的溝槽內(nèi)的金屬212與封裝在芯片表層的連接端214相連以加載 外部電壓Vg，源極204和漏極206可以分別通過由斜劃線標(biāo)示的互連導(dǎo)體以及位于導(dǎo)電層 中的金屬212與連接端214相連、以分別接地及加載外部電壓Id，其中，該金屬212通?？?以是銅，連接端214可以是鋁，互連導(dǎo)體可以是多晶硅，其中，該互連導(dǎo)體可以位于待測介 質(zhì)層中的通孔內(nèi)，分別對應(yīng)于源極204、漏極206和柵極208的三部分金屬212及三個連接 端214相互之間可以通過金屬間電介質(zhì)相互隔離。
[0037] 當(dāng)然，以上只是一種示例，并不會對本發(fā)明構(gòu)成限定，例如，在一些實(shí)施例中，開啟 電壓的參數(shù)值還可以通過其他方式獲得，本發(fā)明在此不作累述。此外，在本發(fā)明實(shí)施例中， 除開啟電壓外，步驟S102和步驟S106中所稱的一個或多個特性參數(shù)還可以包括MOSFET的 其他特性參數(shù)，例如飽和電流、線性區(qū)電流等，這并不影響本發(fā)明技術(shù)方案的實(shí)施及其技術(shù) 效果的實(shí)現(xiàn)，本發(fā)明對此也不作任何限定。
[0038] 進(jìn)一步地，根據(jù)本發(fā)明實(shí)施例提供的檢測方法，在步驟S104中，可以在待測介質(zhì) 層的外側(cè)與MOSFET的源極或漏極之間加載預(yù)設(shè)電壓，其中，加載預(yù)設(shè)電壓的持續(xù)時間為預(yù) 設(shè)時長。例如，在圖2中，可以持續(xù)地在作為柵極208的待測介質(zhì)層的外側(cè)，也即在該待測 介質(zhì)層相對于與P型襯底202、源極204以及漏極206的接合側(cè)的另一側(cè)、或者說該待測介 質(zhì)層與金屬212接合的一側(cè)上加載預(yù)設(shè)電壓。具體地，在本發(fā)明實(shí)施例中，可以使待測介質(zhì) 層的外側(cè)連接直流電源的正極，并使MOSFET的源極或漏極通過位于待測介質(zhì)層中的通孔 中的導(dǎo)電體連接直流電源的負(fù)極。其中，區(qū)別于上述測量Id-Vg曲線的過程中逐步提升Vg 以檢測Id的變化的操作方式，在步驟S104中，加載的預(yù)設(shè)電壓可以是恒定的，且其加載時 間通常相對較長，以實(shí)現(xiàn)對待測介質(zhì)層的加壓試驗(yàn)，其中，為便于描述，將加壓試驗(yàn)中的該 加載時間記為預(yù)定時間。當(dāng)然，這只是一種示例，在本發(fā)明的其他一些實(shí)施例中，預(yù)設(shè)電壓 也可以是變化的，例如周期性的變化或者類似于Id-Vg曲線測量中的掃描過程等，本發(fā)明 對此不作限定。
[0039] 在上述場景下，通過步驟S104中執(zhí)行的加載預(yù)設(shè)電壓的操作可以一定程度上地 改變待測介質(zhì)層的特性參數(shù)，其中，若待測介質(zhì)層中存在較多或較為嚴(yán)重的缺陷，則由于缺 陷的存在降低了電子的隧穿效應(yīng)的勢壘，因此在持續(xù)加載的電壓的作用下，電子的穿透將 更容易發(fā)生，并在待測介質(zhì)層中形成導(dǎo)電通道，在這一場景下，在執(zhí)行加載預(yù)定電壓的操作 后，該待測介質(zhì)層的絕緣性能將會出現(xiàn)較大幅度的下降，從而導(dǎo)致以該待測介質(zhì)層作為柵 極的MOSFET的特性參數(shù)的變化，例如以開啟電壓為例，待測介質(zhì)層的絕緣性能的下降會影 響其所覆蓋的MOSFET的源極與柵極之間的導(dǎo)電溝道的形成，從而造成開啟電壓的抬升，也 即存在于待測介質(zhì)層中的缺陷將會提升MOSFET的開啟電壓，其中，若缺陷程度越高，則開 啟電壓的提升越為明顯。反之，若待測介質(zhì)層中存在的缺陷較少，則MOSFET的特性參數(shù)的 參數(shù)值的變化將相對較小。
[0040] 進(jìn)一步地，根據(jù)本發(fā)明實(shí)施例提供的檢測方法，在步驟S106中，可以獲取在執(zhí)行 上述加載操作后的上述一個或多個特性參數(shù)的第二參數(shù)值，例如，對于前述實(shí)施例，可以 在執(zhí)行步驟S102測量MOSFET的開啟電壓以獲取第一參數(shù)值、并通過步驟S104在作為該 MOSFET的柵極的待測介質(zhì)層與該MOSFET的源極或漏極之間加載預(yù)設(shè)電壓后，在步驟S106 中再次測量該MOS