晶體管的形成方法
【技術領域】
[0001]本發(fā)明涉及半導體領域，具體涉及一種晶體管的形成方法。
【背景技術】
[0002]在晶體管的高K介質/后金屬柵工程中，在完成高溫退火進行離子激活之后，需要把偽柵(如多晶硅柵)去除，隨后再填充金屬柵電極，以形成高K介質/后金屬柵結構。
[0003]參考圖1，示意出了現(xiàn)有技術一種晶體管的形成方法的示意圖。在襯底01中形成淺溝槽隔離區(qū)08，淺溝槽隔離區(qū)08的一側形成有NMOS管的偽柵結構，另一側形成有PMOS管的偽柵結構，每一偽柵結構如包括柵極介質層03、蓋帽層06、偽柵02。
[0004]根據(jù)現(xiàn)有后柵工藝，在形成上述偽柵結構之后，需要去除其中的偽柵02。。參考圖2，現(xiàn)有技術一般先用光刻膠07覆蓋NMOS管部分，然后采用各向異性的干法刻蝕如等離子體刻蝕(Reactive 1n Etching, RIE)來去除材料為多晶硅的PMOS管的偽柵02，刻蝕劑選用酸性氣體與氧氣的混合氣體，其中酸性氣體作為反應氣體，而氧氣的作用是調整刻蝕速率，并且氧氣可以與偽柵02外側的刻蝕停止層(Contact etch stop layer, CESL) 04或層間介質層(inter-level dielectric, ILD) 05反應,生成氧化物,能夠起到減少干法刻蝕的側向刻蝕的作用。
[0005]但是現(xiàn)有技術的晶體管的形成方法，容易在去除偽柵02所形成的開口底部形成多晶娃殘留09。
[0006]此外，如圖3所示，在某些情況下，例如非易失性存儲器中的某些區(qū)域，位于襯底01’上NMOS管的NMOS偽柵02A、NMOS柵極介質層03A、NMOS蓋帽層06A與PMOS管的PMOS偽柵02B、PM0S柵極介質層03B、PM0S蓋帽層06B相互連接為整體，在用光刻膠07’覆蓋NMOS管部分并刻蝕PMOS偽柵02B時，容易在NMOS偽柵02A的側壁上形成凹陷部，從而影響了晶體管的性能。

【發(fā)明內容】

[0007]本發(fā)明解決的問題是提供一種晶體管的形成方法，減少去除偽柵所形成的開口底部的多晶娃殘留問題。
[0008]為解決上述問題，本發(fā)明提供一種晶體管形成方法，包括:
[0009]提供襯底；
[0010]在所述襯底上形成至少一個偽柵結構，所述偽柵結構包括自下而上的柵極介質層、蓋帽層和偽柵；
[0011]在所述偽柵結構露出的襯底中形成源區(qū)和漏區(qū)；
[0012]在所述偽柵結構上覆蓋層間介質層；
[0013]采用包括氧氣的刻蝕劑去除所述偽柵，在偽柵原本所在位置處形成開口，且在去除偽柵的過程中，氧氣占刻蝕劑的比例隨時間下降；
[0014]在所述開口中形成金屬柵極。
[0015]可選的，采用等離子體刻蝕去除所述偽柵，在去除所述偽柵的過程中，等離子體刻蝕的偏置電壓隨時間下降。
[0016]可選的，在形成源區(qū)和漏區(qū)以后，形成層間介質層之前還包括:在偽柵的側壁和偽柵露出的襯底上形成刻蝕阻擋層。
[0017]可選的，所述偽柵的材料為多晶硅，采用包括氧氣的刻蝕劑去除所述偽柵的步驟中，所述刻蝕劑還包括溴化氫。
[0018]可選的，在去除所述偽柵的步驟中，溴化氫的流量在50標況毫升每分到500標況暈升每分的范圍內，氧氣的流量在2標況暈升每分到10標況暈升每分的范圍內，刻蝕腔體的氣壓在2毫托到80毫托的范圍內。
[0019]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的步驟中，刻蝕劑中氧氣所占比例隨時間線性下降，
[0020]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的過程中，刻蝕劑中氧氣所占比例從2%到5%的范圍內下降到0.2%至1%的范圍內。
[0021]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的過程中，刻蝕劑中氧氣所占比例從3%下降至Ij 0.6%ο
[0022]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的過程中，等離子體刻蝕的功率在100瓦到2000瓦的范圍內。
[0023]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的步驟中，等離子體刻蝕的偏置電壓隨時間線性下降。
[0024]可選的，偏置電壓起始值在50V到200V的范圍內，偏置電壓的終值在1V到30V的范圍內。
[0025]可選的，采用包括氧氣的刻蝕劑去除所述偽柵的過程中，等離子體刻蝕的偏置電壓從50V到下降到10V。
[0026]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0027]去偽柵的過程中，氧氣占刻蝕劑的比例隨時間下降。在等離子刻蝕剛開始時，氧氣占刻蝕劑的比例較高，可以起到減少側向刻蝕的作用，對層間介質層的影響較??；氧氣占刻蝕劑的比例隨時間下降，在刻蝕到偽柵底部時，等離子刻蝕的強度因氧氣占刻蝕劑的比例下降而增強，可以將偽柵的底部去除干凈。
[0028]進一步，在等離子體刻蝕開始時，偏置電壓較高，等離子體受偏置電壓影響得到較大的加速度，使等離子體刻蝕的各向異性強，側向刻蝕較少，因此在去除一個偽柵時，與其相鄰的另一個偽柵具有較為平整的側壁；此外，在去除偽柵底部時，等離子刻蝕的強度因偏置電壓下降而降低，能夠保證偽柵下面的蓋帽層保持良好的形貌。
【附圖說明】
[0029]圖1至圖3是現(xiàn)有技術一種晶體管的形成方法的示意圖；
[0030]圖4是本發(fā)明晶體管的形成方法一實施例的流程圖；
[0031]圖5至圖8為圖4所示方法中各步驟的示意圖；
[0032]圖9是本發(fā)明晶體管的形成方法另一實施例的示意圖；
[0033]圖10為圖9所示實施例中偏置電壓與刻蝕時間的關系圖。
【具體實施方式】
[0034]在通過偽柵工藝形成金屬柵極的晶體管形成方法中，在去除偽柵所形成的開口底部形成多晶硅殘留。
[0035]分析去除偽柵的過程:去除偽柵時氧氣過多容易導致干法刻蝕的刻蝕強度下降的問題，從而造成多晶硅去除不凈，進而在去除偽柵所形成的開口底部形成多晶硅殘留。
[0036]參考圖4，示出了本發(fā)明晶體管的形成方法一實施例的流程圖，本發(fā)明晶體管的形成方法包括以下大致步驟:
[0037]步驟SI，提供襯底；
[0038]步驟S2，在所述襯底上形成至少一個偽柵結構，所述偽柵結構包括自下而上的柵極介質層、蓋帽層和偽柵；
[0039]步驟S3，在所述偽柵露出的襯底中形成源區(qū)和漏區(qū)；
[0040]步驟S4，在所述偽柵上覆蓋層間介質層；
[0041]步驟S5，采用包括氧氣的刻蝕劑去除所述偽柵，在偽柵原本所在位置處形成開口，且在去除偽柵的過程中，氧氣占刻蝕劑的比例隨時間下降；
[0042]步驟S6，在所述開口中形成金屬柵極；
[0043]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0044]參考圖5至圖8,示出了圖4所示實施例中各步驟的示意圖。
[0045]如圖5所示執(zhí)行步驟SI，提供襯底100。在本實施例中，所述襯底100為硅襯底，在其他實施例中，所述襯底100還可以為鍺硅襯底或絕緣體上硅襯底等其它半導體襯底，對此本發(fā)明不做任何限制。
[0046]在本實施例中，以互補金屬氧化物晶體管(Complementary Metal OxideSemiconductor, CMOS)為例，對本發(fā)明形成方法進行說明，互補氧化物晶體管包括PMOS和NMOS0在提供襯底100后，還在襯底100中形成隔離結構101，所述隔離結構101為淺溝槽隔離結構，在其他實施例中，所述隔離結構還可以為局部氧化隔離。所述隔離結構101用于將所述襯底100分成NMOS區(qū)襯底與PMOS區(qū)襯底，在其他實施例中，也可以不形成所述隔離結構101。
[0047]繼續(xù)參考圖5，執(zhí)行步驟S2，在所述PMOS區(qū)襯底表面形成PMOS偽柵結構，所述PMOS偽柵結構包括自下而上的PMOS柵極介質層102A、PMOS蓋帽層103A、PMOS偽柵105A，在所述NMOS區(qū)襯底表面形成NMOS偽柵結構，所述NMOS偽柵結構包括自下而上的NMOS柵極介質層102B、NM0S蓋帽層103B、NM0S偽柵105B。
[0048]具體地，在本實施例中，所述PMOS柵極介質層102A、NM0S柵極介質層102B的材料為氧化鉿，氧化鉿作為一種高K材料，具有較高的介電常數(shù)。
[0049]所述PMOS偽柵105A、NM0S偽柵105B的材料為多晶硅，多晶硅為偽柵的慣用材料。
[0050]所述PMOS蓋帽層103A、NM0S蓋帽層103B的材料為氮化鈦，作為PMOS柵極介質層102A.NM0S柵極介質層102B的保護層。
[0051]但本發(fā)明對PMOS柵極介質層102A、NM0S柵極介質層102B、PM0S蓋帽層103A、NM0S蓋帽層103B、PM0S偽柵105A、NM0S偽柵105B的具體材料不做限制。
[0052]繼續(xù)參考圖5，執(zhí)行步驟S3，以所述PMOS偽柵結構、NMOS偽柵結構為掩模，在PMOS區(qū)襯底、NMOS區(qū)襯底中分別形成源區(qū)、漏區(qū)(未示出)。
[0053]在本實施例中，所述PMOS區(qū)襯底中的源區(qū)、漏區(qū)采用應力鍺硅形成，NMOS區(qū)襯底的源區(qū)、漏區(qū)采用碳化硅形成，但本發(fā)明對源區(qū)、漏區(qū)的具體形成方法和材料不做限制。
[0054]在本實施例中，在形成源區(qū)、漏區(qū)以后，在所述襯底100表面以及PMOS偽柵結構、NMOS偽柵結構的側壁形成刻蝕阻擋層104，作為后續(xù)工藝的刻蝕阻擋層，在其他實施例中，也可以不形成所述刻蝕阻擋層104。
[0055]繼續(xù)參考圖5，執(zhí)行步驟S4，在所述刻蝕阻擋層104及所述PMOS偽柵結構、NMOS偽柵結構上覆蓋層間介質層106。
[0056]具體地,所述層間介質層106的材料為氧化娃,但本發(fā)明對層間介質層106的材料不做限制。
[0057]接下來對所述層間介質層106進行化學機械研磨，以露出PMOS偽柵結構、NMOS偽柵結構的上表面。
[0058]參考圖6，執(zhí)行步驟S5，對所述PMOS偽柵結構進行等離子體刻蝕以去除PMOS偽柵105A，以形成對應PMOS偽柵105A形狀的開口 201。
[0059]在本實施例中，去除所述PMOS偽柵102A與去除所述NMOS偽柵105B分別進行，因此，在對所述PMOS偽柵結構進行等離子體刻蝕以前，先在NMOS區(qū)襯底上覆蓋圖形化的掩模層107，以所述圖形化的掩模層107為掩模，對所述PMOS偽柵結構進行等離子體刻蝕。
[0060]在本實施例中，具體地，等離子體刻蝕的刻蝕劑為溴化氫與氧氣的混合氣體，所述溴化氫為反應氣體。在干法刻蝕過程中，氧氣占溴化氫與氧氣的混合氣體的比例隨時間下降。在其他實施例中還可以采用包括氧氣在內的其他混合氣體。
[0061]需要說明的是，在等離子體刻蝕的過程中，溴化氫的流量在50標況毫升每分到500標況暈升每分的范圍內，氧氣的流量在2標況暈升每分到10標況暈升每分的范圍內，刻蝕腔體的氣壓在2毫托到80毫托的范圍內，等離子體刻蝕的功率在100瓦到2000瓦的范圍內。
[0062]參考圖7，示出了氧氣占的比例與刻蝕時間之間的關系，其中X表示刻蝕時間，Y表示氧氣占溴化氫與氧氣的混合