制造半導(dǎo)體結(jié)構(gòu)的方法以及半導(dǎo)體結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]各種實(shí)施例總的涉及制造半導(dǎo)體結(jié)構(gòu)的方法，并且涉及半導(dǎo)體結(jié)構(gòu)。
【背景技術(shù)】
[0002]現(xiàn)代功率部件單元通常根據(jù)溝槽的概念進(jìn)行設(shè)計(jì)，其中溝槽垂直于芯片表面被布置。因此，封裝密度以及每單位硅面積的附加值均被增加。
[0003]場板部件代表特定類型的溝槽單元。此場板部件的一個(gè)特征通常是在溝槽的側(cè)壁的較低部分中的相對(duì)厚的氧化物結(jié)構(gòu)(場氧化物)，并且橫向上鄰近多晶層(poly-layer)，該多晶層充當(dāng)所謂的場板(場板概念)。等勢線的很大部分通常通過氧化物結(jié)構(gòu)，這意味著其非常地有助于降低芯片前側(cè)的源極和芯片背側(cè)的漏極之間的電壓。相比場氧化物通常相當(dāng)?shù)乇〉臇艠O氧化物通常在頂部鄰接場氧化物。它通過柵極電極在一側(cè)上被接觸，柵極電極通常由多晶硅制成。
[0004]用于制造此種部件的常規(guī)過程在圖15A至圖15H中被示出。如圖15A所示，襯底1702被提供，其中襯底1702可以是η+摻雜。η摻雜區(qū)1704可在η+摻雜襯底上外延地生長。至少一個(gè)溝槽1708可使用氧化物1706(例如，由原硅酸四乙酯(TEOS)形成，該TEOS被沉積在η摻雜區(qū)1704之上)作為掩模在襯底和η摻雜區(qū)中被蝕刻。在圖15Β中，緊接著溝槽蝕刻的是掩模氧化物1706的移除。在此之后，氧化物層1710被形成在所有暴露的表面之上。然后，溝槽1708被多晶硅層1712完全填充滿。如圖15C所示，多晶硅1712被使用另外的掩模1714回蝕刻(etch back)。多晶硅1712的鍥(wedge)因此保留在溝槽1708的較低部分中，這將形成位于源極電勢處的場板。在圖15D中，掩模1714將被移除，并且柵極掩模1716被形成。然后，氧化物層1710被暴露的部分被移除，留下氧化物層1710的部分將形成場氧化物。在圖15E中，在柵極掩模1716移除之后，柵極氧化物1718被形成。隨后，多晶硅柵極1720被沉積并且使用又一個(gè)掩模1722被蝕刻。如圖15F所示，掩模1722將被移除，并且氧化物層1730被沉積，以及體區(qū)1724、源區(qū)1726和源極接觸1728將被形成。在圖15G中，氧化物層1730被蝕刻，接著形成柵極硅化物1732，沉積玻璃層1734，并且蝕刻溝槽1736。然后，體接觸1738被注入，并且金屬接觸1740被形成。在圖15H中，多晶硅被沉積并被蝕刻，以形成塞1742。最后，金屬層結(jié)構(gòu)被形成并被蝕刻，以形成源極接觸1744和柵極接觸1746。
[0005]該常規(guī)過程可導(dǎo)致場氧化物結(jié)構(gòu)，其中場氧化物基點(diǎn)(base point)(場氧化物結(jié)構(gòu)的較上邊沿)由場板的較上邊沿(場板基點(diǎn))確定，因?yàn)樵搱霭宄洚?dāng)場氧化物蝕刻期間的掩膜。這意味著體區(qū)的位置不與場板基點(diǎn)直接連接，因?yàn)槎嗑О歼M(jìn)蝕刻過程主要確定了場板基點(diǎn)。從而，P摻雜體區(qū)/溝道區(qū)和場板基點(diǎn)之間的距離(XGD)可由至少這一個(gè)過程的相對(duì)大的波動(dòng)確定。在稍后的過程期間，形成主體摻雜的離子(硼)被注入臺(tái)面區(qū)(臺(tái)面是在半導(dǎo)體器件中被形成的垂直結(jié)構(gòu)，通過在兩個(gè)彼此鄰近的位置中形成溝槽，在其中間留下的柱形或壁形的結(jié)構(gòu)一一臺(tái)面)的整個(gè)表面之中。然后主體通過熱向外擴(kuò)散被形成。該向外擴(kuò)散不受場板基點(diǎn)的位置限制。然而，主體的較低邊沿不應(yīng)當(dāng)位于如此低以達(dá)到場氧化區(qū)，因?yàn)楸辉黾拥挠行艠O氧化物厚度將增加接通電阻。這意味著常常引入生產(chǎn)公差。
[0006]以減少/消除所謂的米勒平臺(tái)(Miller-plateau)為目的，場板部件通常被優(yōu)化用于短的切換間隔，要求柵極容量/漏極容量盡可能的低。該容量主要由XGD確定(源極容量/漏極容量對(duì)切換速度具有較低影響，因此較低的多晶電極被設(shè)置為源極電勢)。這意味著部件性能的優(yōu)化可能要求將XGD最小化。

【發(fā)明內(nèi)容】

[0007]提供了一種用于制造半導(dǎo)體結(jié)構(gòu)的方法，其可包括:在襯底中形成與η摻雜區(qū)相鄰P摻雜區(qū)；實(shí)施陽極氧化以在襯底表面上形成氧化物層，其中在沿η摻雜區(qū)延伸的表面的第一部分中的氧化物層比在沿P摻雜區(qū)延伸的表面的第二部分中的氧化物層具有更大的厚度。
【附圖說明】
[0008]在附圖中，類似的附圖標(biāo)記通常指的是遍及不同附圖的相關(guān)部分。附圖不一定是按比例的，重點(diǎn)通常反而被放在說明本發(fā)明的原理上。在下面的【具體實(shí)施方式】中，本發(fā)明的各種實(shí)施例參考附圖進(jìn)行描述，其中:
[0009]圖1A至圖10示出了一種依照各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的方法的過程流程;
[0010]圖2示出了一種依照各種實(shí)施例的半導(dǎo)體結(jié)構(gòu)；
[0011]圖3示出了一種依照各種實(shí)施例的半導(dǎo)體結(jié)構(gòu)；
[0012]圖4Α和圖4Β示出了依照各種實(shí)施例的半導(dǎo)體結(jié)構(gòu)；
[0013]圖5Α至圖5C示出了依照各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的方法的過程流程的三個(gè)階段；
[0014]圖6Α和圖6Β示出了依照各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的方法的過程流程的兩個(gè)階段；
[0015]圖7Α至圖7C示出了依照各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的方法的過程流程的三個(gè)階段；
[0016]圖8示出了一種依照各種實(shí)施例的半導(dǎo)體結(jié)構(gòu)；
[0017]圖9示出了一種依照各種實(shí)施例制造半導(dǎo)體結(jié)構(gòu)的方法的示意圖；
[0018]圖10示出了一種依照各種實(shí)施例制造半導(dǎo)體結(jié)構(gòu)的方法的示意圖；
[0019]圖1lA和圖1lB示出了依照各種實(shí)施例用于陽極氧化的原理設(shè)定的示意圖，以及具有通過等離子增強(qiáng)化學(xué)氣相沉積(PECVD)被沉積的200nm氧化物和50nm陽極氧化物的通孔(via)的泄露電流的測量曲線圖；
[0020]圖12示出了依照各種實(shí)施例的根據(jù)用于不同KOH濃度的硼摻雜的蝕刻速率曲線圖；
[0021]圖13示出了依照各種實(shí)施例的根據(jù)垂直坐標(biāo)Z的垂直于溝槽壁的場強(qiáng)度分量的曲線圖；
[0022]圖14示出了依照各種實(shí)施例的根據(jù)橫向坐標(biāo)X的電場強(qiáng)度的水平分量的曲線圖；
[0023]圖15A至圖15H示出了依照各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的方法的過程流程。
【具體實(shí)施方式】
[0024]下面的【具體實(shí)施方式】涉及附圖，附圖以舉例說明的方式示出了本發(fā)明可被實(shí)施的特定詳細(xì)內(nèi)容和實(shí)施例。
[0025]詞語“示例性(exemplary) ”在本文中被使用意為“作為示例(example)、例證(instance)或者說明(illustrat1n)”。本文中描述為“示例性”的任何實(shí)施例或者設(shè)計(jì)并不一定被理解為首選的或者優(yōu)于其他實(shí)施例或者設(shè)計(jì)。
[0026]相對(duì)于在側(cè)面或者表面之“上(over) ”形成的沉積材料使用的詞語“上”，在本文中可被用于意為沉積材料可“直接在…上(directly on) ”形成，例如與所表明的側(cè)面或者表面直接接觸。相對(duì)于在側(cè)面或者表面之“上(over)”形成的沉積材料使用的詞語“上”，在本文中可被用于意為沉積材料可“間接在…上(indirectly on) ”被形成，在所表明的側(cè)面或者表面和沉積材料之間可布置一個(gè)或者多個(gè)其他的層。
[0027]同樣地，詞語“覆蓋(cover) ”，其在本文中被用于描述特征被布置在另一個(gè)之上，例如層“覆蓋(covering) ”側(cè)面或表面，可被用于意指特征(例如，該層)可被布置在所表明的側(cè)面或表面之上并與其直接接觸。詞語“覆蓋”，其在本文中被用于描述特征被布置在另一個(gè)之上，例如層“覆蓋(covering) ”側(cè)面或表面，可被用于意指特征(例如，該層)可被布置在所表明的側(cè)面或表面之上并與其間接接觸，以一層或多層其他層被布置在所表明的側(cè)面或表面和覆蓋層之間。
[0028]方向性術(shù)語，比如“上(upper)”、“低(lower) ”、“頂(top) ”、“底(bottom) ”、“左側(cè)(left-hand) ”、“右側(cè)(right-hand) ”等，可根據(jù)所被描述的特征的方位被使用。因?yàn)樘卣鞯牟考梢栽S多不同的方向被放置，方向性術(shù)語以說明為目標(biāo)被使用，并且決不是限制。應(yīng)當(dāng)理解的是，不脫離本發(fā)明的范圍可作出結(jié)構(gòu)上或邏輯上的變化。
[0029]各種實(shí)施例提供用于半導(dǎo)體結(jié)構(gòu)的制造方法，該半導(dǎo)體結(jié)構(gòu)甚至以自調(diào)整的方式，允許精確地配置重疊XGD并且因此使其最小化。
[0030]各種實(shí)施例以此方式相對(duì)于彼此調(diào)整用于制造半導(dǎo)體結(jié)構(gòu)的過程流程和陽極氧化方法:在η摻雜外延層的區(qū)域中的開口溝槽的氧化物側(cè)壁比在P摻雜區(qū)中被更快氧化，并且隨后，在η摻雜的外延層的區(qū)中被形成的氧化物層比在P摻雜區(qū)中的更厚。對(duì)于使用場板部件的選擇性氧化用于使XGD最小化，使XGD最小化可優(yōu)化對(duì)應(yīng)的容量CGD，產(chǎn)生圖1H中所示的半導(dǎo)體結(jié)構(gòu)的橫截面的過程修改可被使用。圖1H示出了陽極氧化時(shí)的情況，其中虛線表示空間電荷區(qū)的邊界，并且其中Vao可在臺(tái)面耗盡電壓以下。
[0031]這意味著根據(jù)臺(tái)面中的摻雜情況，在溝槽中的側(cè)壁的氧化準(zhǔn)地(quasi)有選擇性地發(fā)生，并且該過程將被用于定義或形成用于場板部件的場氧化物。
[0032]圖1A至圖1I示出了根據(jù)各種實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)100的方法的過程流程。
[0033]如圖1A所示，該用于制造半導(dǎo)體結(jié)構(gòu)100的方法可包括在η+摻雜的襯底區(qū)102之上形成η摻雜(目標(biāo)摻雜)區(qū)104。該襯底可包括半導(dǎo)體材料，或者可有半導(dǎo)體材料組成。雖然其他材料也有可能，該半導(dǎo)體材料可包括或者可以是硅。在各種實(shí)施例中，該襯底可以是η+慘雜。
[0034]在各種實(shí)施例中，襯底的厚度可小于1mm，例如小于或者等于800 μπι，例如在約700 μ m至800 μ m的范圍內(nèi)，或者例如在約200 μ m至700 μ m的范圍內(nèi)，或者例如在約3 μ m至200 μ m的范圍內(nèi)，例如在約3μηι至ΙΟμπι范圍內(nèi)。
[0035]在各種實(shí)施例中，襯底的電阻率可小于或者等于約10_4Ω.πι，例如小于或等于約5Χ1(Γ5Ω.m，例如在約 1Χ1(Γ5Ω.!11至約3\10-50.m 范圍內(nèi)。
[0036]在各種實(shí)施例中，襯底的電阻率可高于或者等于約10_4Ω.πι，例如高于或等于約1Χ1(Γ5Ω.m，例如在約 1Χ1(Γ5Ω.!11至約2\10-50.m 范圍內(nèi)。
[0037]形成η-摻雜區(qū)和