集成電路及其制造方法與操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種集成電路及其制造方法與操作方法，且特別是有關(guān)于一種存儲器及其制造方法與操作方法。
【背景技術(shù)】
[0002]存儲裝置被使用于許多產(chǎn)品之中，例如MP3播放器、數(shù)碼相機(jī)、計(jì)算機(jī)檔案等等的儲存元件中。隨著應(yīng)用的增加，對于存儲裝置的需求也趨向較小的尺寸、較大的存儲容量。因應(yīng)這種需求，系需要制造高元件密度的存儲裝置。
[0003]由于裝置臨界尺寸已經(jīng)降低到技術(shù)的極限，因此設(shè)計(jì)者們開發(fā)一種提高存儲裝置密度的方法是使用三維疊層存儲裝置，藉以達(dá)成更高的存儲容量，同時降低每一比特的成本。然而，此種存儲裝置復(fù)雜的結(jié)構(gòu)也使得制造方法變得復(fù)雜。此外，操作性被受到設(shè)計(jì)的限制。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種集成電路及其制造方法與操作方法，集成電路制造方法簡單且操作效率高。
[0005]根據(jù)一實(shí)施例，提出一種集成電路，其包括一叉狀構(gòu)造與一第一導(dǎo)電結(jié)構(gòu)。叉狀構(gòu)造包括一柄部分與從柄部分延伸的分支部分。叉狀構(gòu)造包括一疊層結(jié)構(gòu)與一介電層。介電層介于第一導(dǎo)電結(jié)構(gòu)與柄部分的疊層結(jié)構(gòu)之間。
[0006]根據(jù)另一實(shí)施例，提出一種集成電路的制造方法，包括以下步驟。于一襯底上形成一叉狀構(gòu)造。叉狀構(gòu)造包括一柄部分與從柄部分延伸的分支部分。叉狀構(gòu)造包括一疊層結(jié)構(gòu)與一介電層形成于疊層結(jié)構(gòu)上。于介電層上形成一第一導(dǎo)電結(jié)構(gòu)。介電層介于第一導(dǎo)電結(jié)構(gòu)與柄部分的疊層結(jié)構(gòu)之間。
[0007]根據(jù)又另一實(shí)施例，提出一種集成電路的操作方法。集成電路包括一位線與一第一導(dǎo)電結(jié)構(gòu)。位線具有一叉形狀，包括一柄部分與從柄部分延伸的分支部分。第一導(dǎo)電結(jié)構(gòu)配置在位線的柄部分上，并用作一串行選擇線。集成電路的操作方法包括以下步驟。提供一第一電壓至第一導(dǎo)電結(jié)構(gòu)，以控制位線的柄部分與分支部分為選擇狀態(tài)或未選擇狀態(tài)。
[0008]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【附圖說明】
[0009]圖1為根據(jù)一實(shí)施例的集成電路的示意圖。
[0010]圖2為根據(jù)一實(shí)施例的集成電路的上視圖。
[0011]圖3A至圖3C繪示根據(jù)一實(shí)施例的集成電路的制造方法。
[0012]圖4為根據(jù)一實(shí)施例的集成電路的上視圖。
[0013]圖5為根據(jù)一實(shí)施例的集成電路的上視圖。
[0014]圖6為根據(jù)一實(shí)施例的集成電路的上視圖。
[0015]圖7為根據(jù)一實(shí)施例的集成電路的上視圖。
[0016]圖8為根據(jù)一實(shí)施例的集成電路的上視圖。
[0017]【符號說明】
[0018]102:叉狀構(gòu)造
[0019]104、104A、104D:第一導(dǎo)電結(jié)構(gòu)
[0020]106:疊層結(jié)構(gòu)
[0021]108:介電層
[0022]110:襯底
[0023]112:導(dǎo)電條紋
[0024]114:介電條紋
[0025]116:柄部分
[0026]118:分支部分
[0027]120:第一導(dǎo)電部分
[0028]122:第二導(dǎo)電部分
[0029]124:上表面
[0030]126:上表面
[0031]128、128A、128B、128C:第二導(dǎo)電結(jié)構(gòu)
[0032]130:上表面
[0033]132:字線
[0034]134:接地選擇線
[0035]136:源極墊
[0036]138:階梯部分
[0037]140:第一電壓
[0038]142A、142B:第二電壓
[0039]144、144C:第一導(dǎo)電部分
[0040]146、146C:第二導(dǎo)電部分
[0041]148、148C:上表面
[0042]150、150C:上表面
[0043]152:部分
[0044]154:部分
[0045]156A、156B:第一層金屬導(dǎo)線
[0046]158A、158B、158C、158D、158E、158F、158G、158H、1581、158J、158K、158L:第二層金屬導(dǎo)線
[0047]160:第一導(dǎo)電插塞
[0048]162:第二導(dǎo)電插塞
【具體實(shí)施方式】
[0049]請參照圖1，其為根據(jù)一實(shí)施例的集成電路的示意圖。集成電路包括一叉狀構(gòu)造102與一第一導(dǎo)電結(jié)構(gòu)104。
[0050]叉狀構(gòu)造102包括一疊層結(jié)構(gòu)106與一介電層108。不同頁(例如往Z方向延伸)的疊層結(jié)構(gòu)106是互相分開地配置在襯底110上。疊層結(jié)構(gòu)106各由多個交錯疊層且為直條狀的導(dǎo)電條紋112與介電條紋114構(gòu)成。導(dǎo)電條紋112并不限于如圖所示的4層，也可為其他合適的層數(shù)，例如8層。介電層108配置在疊層結(jié)構(gòu)106上。叉狀構(gòu)造102包括一柄部分116與從柄部分116延伸的多個分支部分118。從單一個柄部分116延伸出的分支部分118并不限于如圖所示的兩個，而可為其他更多的數(shù)目。
[0051]第一導(dǎo)電結(jié)構(gòu)104配置在介電層108的柄部分116上，并通過介電層108分開自疊層結(jié)構(gòu)106的導(dǎo)電條紋112。此實(shí)施例中，第一導(dǎo)電結(jié)構(gòu)104包括鄰近的一第一導(dǎo)電部分120與一第二導(dǎo)電部分122，分別遠(yuǎn)離與靠近叉狀構(gòu)造102的分支部分118。第一導(dǎo)電部分120的一上表面124是高于叉狀構(gòu)造102。第二導(dǎo)電部分122的一上表面126是齊平叉狀構(gòu)造102 (例如介電層108或介電條紋114)的一上表面。
[0052]集成電路可更包括多個第二導(dǎo)電結(jié)構(gòu)128，分別配置在介電層108其互相分開的分支部分118的外側(cè)壁上，并通過介電層108分開自叉狀構(gòu)造102的導(dǎo)電條紋112。此實(shí)施例中，第二導(dǎo)電結(jié)構(gòu)128的一上表面130是齊平叉狀構(gòu)造102 (例如介電層108或介電條紋114)的上表面。
[0053]一實(shí)施例中，集成電路系為一三維存儲器疊層，例如三維垂直柵NAND閃存(3Dvertical gate NAND flash),可更包括多個導(dǎo)電層，其包括字線(WL) 132與接地選擇線(GSL) 134，相互分開且平行地配置在叉狀構(gòu)造102的分支部分118上，其延伸方向(例如X方向)可垂直于分支部分118的延伸方向(例如Z方向)；也可包括從導(dǎo)電條紋112的分支部分118延伸出的源極墊(source pad) 136。不同層的源極墊可分別通過導(dǎo)電插塞電性連接至一共同源極線(common source line ;CSL)。疊層結(jié)構(gòu)106的導(dǎo)電條紋112用作位線。第一導(dǎo)電結(jié)構(gòu)104與第二導(dǎo)電結(jié)構(gòu)128用作串行選擇線(SSL)。導(dǎo)電條紋112包括從柄部分116延伸出的階梯部分138，其可與另一叉狀構(gòu)造(未繪示)的導(dǎo)電條紋共享。
[0054]疊層結(jié)構(gòu)106的介電條紋114類似于導(dǎo)電條紋112，為直條狀連續(xù)延伸的結(jié)構(gòu)，而為了清楚表示實(shí)施例的集成電路的結(jié)構(gòu)，圖1并未繪示出介電條紋114介于第一導(dǎo)電結(jié)構(gòu)104、第二導(dǎo)電結(jié)構(gòu)128、字線132、接地選擇線134與源極墊136之間的部分。
[0055]集成電路的操作方法包括提供一第一電壓140至第一導(dǎo)電結(jié)構(gòu)104，以控制導(dǎo)電條紋(位線)112的柄部分116與分支部分118為選擇(開啟)狀態(tài)或未選擇(關(guān)閉)狀態(tài)。此外，分別提供第二電壓142A、142B至第二導(dǎo)電結(jié)構(gòu)128，以控制鄰近的導(dǎo)電條紋112的分支部分118為選擇狀態(tài)或未選擇狀態(tài)。頁面選擇方式簡單，且陣列的操作效率高。
[0056]一實(shí)施例中，第一導(dǎo)電結(jié)構(gòu)104為常關(guān)閉狀態(tài)(normally OFF)，而第二導(dǎo)電結(jié)構(gòu)128的一般狀態(tài)被設(shè)計(jì)為常開啟狀態(tài)(normally ON)(例如第一電壓140為關(guān)閉電壓，第二電壓142AU42B為開啟電壓或浮接(floating))，藉此使整個叉狀的導(dǎo)電條紋(位線)112呈開啟狀態(tài)。一操作步驟中，在提供第一電壓140以開啟的過程中，可通過第二電壓142A、142B來進(jìn)一步控制鄰接第二導(dǎo)電結(jié)構(gòu)128的導(dǎo)電條紋112的分支部分118為未選擇(關(guān)閉)的狀態(tài)。另一操作步驟中，可透過第一導(dǎo)電結(jié)構(gòu)104來控制對應(yīng)的叉狀導(dǎo)電條紋112整個為未選擇的狀態(tài)。頁面選擇方式簡單，且陣列的操作效率高。
[0057]請參照圖2，其為根據(jù)一實(shí)施例的集成電路的上視圖，其具有8個叉狀構(gòu)造102。包括第一導(dǎo)電部分120與第二導(dǎo)電部分122的第一導(dǎo)電結(jié)構(gòu)104被分別配置在不同的叉狀構(gòu)造102的柄部分116上。單一個第二導(dǎo)電結(jié)構(gòu)128是鄰接在兩個不同叉狀構(gòu)造102的分支部分118之間。一實(shí)施例中