專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器存儲(chǔ)電極的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容器的制造方法，特別是涉及一種島狀雙冠狀(Double-crown)電容器存儲(chǔ)電極的制造方法。
隨著半導(dǎo)體元件的集成密度(Integration)的增加，一般需依據(jù)集成電路元件制造方法逐漸縮減的設(shè)計(jì)原則(Design Rules)來減小電路結(jié)構(gòu)元件的尺寸。而DRAM電容器元件尺寸的縮小，電容器的電容量也會(huì)減小，如此會(huì)導(dǎo)致電容器非常容易受α粒子輻射的影響。此外，當(dāng)電容量(Capacitance)降低時(shí)，由存儲(chǔ)電容器所存儲(chǔ)的電荷必須增加再補(bǔ)充(Refresh)頻率。即使將特殊的介電膜層(Dielectric Film)做為電容器的絕緣層，簡單的疊層式電容器(Stacked Capacitor)仍不能提供足夠的電容量。
現(xiàn)有技術(shù)有一些方法可解決上述的問題。例如，使用溝槽型電容器(Trench-shape Capacitor)來增加電容器的面積。降低電容器的介電膜層厚度能增加電容器的電容量，但此種方法僅限于小批量(Yield)的生產(chǎn)，難以保證其可靠性(Reliability)。
已有許多報(bào)道指出，利用三維空間的電容器結(jié)構(gòu)來增加電容器的電容量。舉例說明，Sim等人在美國專利第5,399,518號(hào)提出，形成雙柱狀(Double-cylindrical)電容器的制造方法，其方法先光刻位線(Bit Line)的接觸窗口，接著完成位線的形成后，再進(jìn)行電容器的節(jié)點(diǎn)接觸窗口(Node Contact)的光刻。之后，沉積一層較厚的多晶硅層且填滿節(jié)點(diǎn)接觸窗口。通過用于形成外部柱狀的外部光刻掩模和用于形成內(nèi)部柱狀的內(nèi)部光刻掩模，來定義多晶硅層，以形成雙柱狀電容器的結(jié)構(gòu)。
Park等人在美國專利第5,443,993號(hào)也提出，先形成位線，再形成電容器的節(jié)點(diǎn)接觸窗口，然后在已圖案化的導(dǎo)電層上，利用絕緣間隙壁(Spacer)，形成雙柱狀電容器，之后再將絕緣間隙壁移除。
Aho等人在美國專利第5,491,103號(hào)也提出，形成雙冠狀電容器的方法，其方法在已圖案化的光致抗蝕劑上沉積低溫氧化物(Low TemperatureOxide)，用以形成光致抗蝕劑層的側(cè)壁，以避免光致抗蝕劑圖像的變形。當(dāng)移除光致抗蝕劑后，進(jìn)行導(dǎo)電層的沉積和回光刻，以形成冠狀電極。
Kim等人在美國專利第5,438,013號(hào)提出，利用控制的底切(ControlledUnderdut)來形成雙側(cè)壁掩模，以用于光刻和將導(dǎo)電層圖案化，以形成雙柱狀電極。然而，間隙壁和電容器的尺寸依據(jù)此控制的底切。
另外，增加疊層單元(Stack Cell)的高度，可以增加疊層型電容器的電容量。然而，因?yàn)榀B層單元的高度高于周邊電路(Peripheral Circuit)區(qū)，此將造成單元平坦化(Cell Planarization)和金屬連線到集成電路的困難。當(dāng)DRAM的尺寸接近深次微米(Deep-submicron)時(shí)，則需要新的方法來制造高電容量小尺寸的電容器。
本發(fā)明的目的在于提供一種DRAM電容器存儲(chǔ)電極的制造方法，可以避免存儲(chǔ)單元區(qū)和邏輯電路區(qū)之間的高度差，因此不需平坦化的步驟即可進(jìn)行后續(xù)的制作工藝，可降低制作工藝的風(fēng)險(xiǎn)。
本發(fā)明的另一目的在于提供一種DRAM電容器存儲(chǔ)電極的制造方法，在不影響布局的情況下，可以有效增加電容器的電容量。
本發(fā)明的目的是這樣實(shí)現(xiàn)的，即提供一種DRAM電容器存儲(chǔ)電極的制造方法，包括下列步驟提供一半導(dǎo)體基底，該半導(dǎo)體基底上已形成有一場效晶體管，該場效晶體管有二源極/漏極區(qū)；形成一第一絕緣層，覆蓋該場效晶體管；在該第一絕緣層上形成一第一多晶硅層；構(gòu)成該第一多晶硅層且剝除部分該第一絕緣層，形成一凹陷區(qū)，其對(duì)應(yīng)于該各源極/漏極區(qū)；在該凹陷區(qū)的該第一多晶硅層和該第一絕緣層的側(cè)壁形成一多晶硅間隙壁；以該第一多晶硅層和該多晶硅間隙壁為掩模，將該第一絕緣層圖案化，用以形成一位線接觸窗開口和一節(jié)點(diǎn)接觸窗開口，以分別暴露出該各源極/漏極區(qū)的表面；在該第一多晶硅上，形成一第二多晶硅層，且填滿該位線接觸窗開口和該節(jié)點(diǎn)接觸窗開口；在該第二多晶硅層上形成一硅化金屬層；在該硅化金屬層上形成一第二絕緣層；構(gòu)成該第二絕緣層、該硅化金屬層、該第二多晶硅層、該第一多晶硅層和該多晶硅間隙壁，直到暴露出該第一絕緣層，用以于該各源極/漏極區(qū)形成一位線；在該位線的該第二絕緣層、該硅化金屬層和該第二多晶硅層的側(cè)壁形成一第一絕緣間隙壁；形成已圖案化的一第三絕緣層覆蓋該位線，該第三絕緣層有一開口暴露出要形成該電容器存儲(chǔ)電極的區(qū)域，且該第三絕緣層的厚度為該存儲(chǔ)電極的高度；在該第三絕緣層上形成一第三多晶硅層，該第三多晶硅層與該第三絕緣層共形，該第三多晶硅層與該節(jié)點(diǎn)接觸窗開口中的該第二多晶硅層接觸；在該第三多晶硅層上形成一第四絕緣層，該第四絕緣層與該第三多晶硅層共形；在該第四絕緣層上形成一第四多晶硅層，該第四多晶硅層與該第四絕緣層共形；形成一第二絕緣間隙壁，在該開口側(cè)壁的該第四多晶硅層上；以該第二絕緣間隙壁為掩模，剝除部分該第四多晶硅層和部分該第四絕緣層，直到暴露出部分該第三多晶硅層；形成一第五多晶硅層填滿該開口，且與該第四多晶硅層和該第三多晶硅層接觸；剝除部分該第五多晶硅層、部分該第四多晶硅層和部分該第三多晶硅層，直到暴露出該第三絕緣層；以及剝除該第三絕緣層、該第四絕緣層和該第二絕緣間隙壁，以完成該電容器的存儲(chǔ)電極。
本發(fā)明還提供另一種方法是，一種DRAM電容器存儲(chǔ)電極的制造方法，適用于一基底，該基底上已形成有一場效晶體管，該場效晶體管上覆蓋有一第一絕緣層，該第一絕緣層已形成有一節(jié)點(diǎn)接觸窗暴露出該場效晶體管的一源極/漏極區(qū)，該DRAM電容器存儲(chǔ)電極的制造方法包括下列步驟形成一第二多晶硅層，其填入該節(jié)點(diǎn)接觸窗開口；形成已圖案化的一第三絕緣層，其覆蓋該第一絕緣層，該第三絕緣層有一開口暴露出要形成該電容器存儲(chǔ)電極的區(qū)域，且該第三絕緣層的厚度為該存儲(chǔ)電極的高度；在該第三絕緣層上形成一第三多晶硅層，該第三多晶硅層與該第三絕緣層共形，該第三多晶硅層與該節(jié)點(diǎn)接觸窗開口中的該第二多晶硅層接觸；在該第三多晶硅層上形成一第四絕緣層，該第四絕緣層與該第三多晶硅層共形；在該第四絕緣層上形成一第四多晶硅層，該第四多晶硅層與該第四絕緣層共形；在該開口側(cè)壁的該第四多晶硅層上，形成一絕緣間隙壁；以該絕緣間隙壁為掩模，剝除部分該第四多晶硅層和部分該第四絕緣層，直到暴露出部分該第三多晶硅層；形成一第五多晶硅層填滿該開口，且與該第四多晶硅層和該第三多晶硅層接觸；剝除部分該第五多晶硅層、部分該第四多晶硅層和部分該第三多晶硅層，直到暴露出該第三絕緣層；以及剝除該第三絕緣層、該第四絕緣層和該絕緣間隙壁，以完成該電容器的該存儲(chǔ)電極。
為了讓本發(fā)明的上述和其他目的、特點(diǎn)和優(yōu)點(diǎn)能更明顯易懂，下面特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明，其中


圖1A至圖1M為本發(fā)明優(yōu)選實(shí)施例的一種DRAM電容器存儲(chǔ)電極的制造流程剖視圖；圖2為現(xiàn)有疊堆電容器存儲(chǔ)電極的示意圖；圖3為美國專利第5,688,713號(hào)的雙冠狀電容器存儲(chǔ)電極的示意圖；圖4為本發(fā)明的島狀雙冠狀電容器存儲(chǔ)電極的示意圖。
圖1A至圖1M所示，為根據(jù)本發(fā)明一優(yōu)選實(shí)施例的一種島狀雙冠狀電容器的制造流程剖視圖。圖中的半導(dǎo)體基底100，優(yōu)選的是P摻雜的半導(dǎo)體硅基底。DRAM在電路布局上，可分為存儲(chǔ)單元區(qū)(Memory Cell Region)和周邊電路區(qū)(Peripheral Region)，在半導(dǎo)體基底100表面的每一DRAM存儲(chǔ)單元的區(qū)域形成場效晶體管(Field Effect Transistor)105，優(yōu)選的是N型的場效應(yīng)晶體管。此外，在周邊電路區(qū)除了形成N型的場效應(yīng)晶體管外，并在P摻雜的半導(dǎo)體基底中形成N井(N Well)，用以形成P型的場效應(yīng)晶體管，以形成互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal-Oxide-Semiconductor-CMOS)電路，做為周邊電路區(qū)的電路。
本實(shí)施例以于存儲(chǔ)單元區(qū)形成電容器的制作工藝為主。
首先請(qǐng)參照?qǐng)D1A，場效晶體管105形成于半導(dǎo)體基底100的主動(dòng)區(qū)，相鄰的主動(dòng)區(qū)并以元件隔離結(jié)構(gòu)做電隔離，優(yōu)選的元件隔離結(jié)構(gòu)包括淺溝槽隔離區(qū)(STI)、場氧化區(qū)或其他類似此性質(zhì)的，在此以場氧化區(qū)101為例。其中場效晶體管105包括柵極與源極/漏極區(qū)102、103。其中源極/漏極區(qū)102是為要形成的存儲(chǔ)電極的電接觸區(qū)，源極/漏極區(qū)103是為要形成的位線的電接觸區(qū)。
接著同時(shí)形成位線接觸窗口和電容器的節(jié)點(diǎn)接觸窗口，其方法利用本發(fā)明人以前所獲準(zhǔn)的美國專利第5,688,713號(hào)，如圖1B至圖1E所示。
請(qǐng)參照?qǐng)D1B，在整個(gè)基底100上形成一層絕緣物質(zhì)，其材料優(yōu)選的是氧化物、硼磷硅玻璃(BPSG)等，并進(jìn)行平坦化制作工藝，于是形成如圖所示的絕緣層111。接著在絕緣層111上形成一層多晶硅層117，其形成方法比如是低溫化學(xué)氣相沉積(LPCVD)法，其厚度約為500～1,500埃左右。之后，在多晶硅層117上形成一層已圖案化的光致抗蝕劑層118，此光致抗蝕劑層118暴露出約對(duì)應(yīng)于源極/漏極區(qū)102和103的區(qū)域。
接著請(qǐng)參照?qǐng)D1C，以光致抗蝕劑層118為掩模，進(jìn)行各向異性光刻制作工藝，用以將多晶硅層117圖案化，使其轉(zhuǎn)為多晶硅層117a，用以作為后續(xù)制作工藝的掩模。光刻步驟可以分為主光刻(Main Etching)和過光刻(Over Etching)，其中在剝除部分多晶硅層117的過程中，由于主光刻步驟剝除完大部分的多晶硅層117后，為了確保未被光致抗蝕劑118覆蓋的多晶硅層117可以完全被移除，以避免影響后續(xù)制作工藝的質(zhì)量，通常在過光刻的步驟中會(huì)將部分絕緣層111部分移除，使其轉(zhuǎn)為絕緣層111a，因此形成如圖所示的凹陷110。
接著請(qǐng)參照?qǐng)D1D，在整個(gè)基底100表面形成一層共形的多晶硅層，之后進(jìn)行各向異性的光刻制作工藝，用以于凹陷110處的多晶硅層117a和絕緣層111a的側(cè)壁形成多晶硅間隙壁127。之后以多晶硅層117a和多晶硅間隙壁127為掩模，進(jìn)行各向異性光刻制作工藝，直至暴露出源極/漏極區(qū)102和103的表面，使絕緣層111a轉(zhuǎn)為絕緣層111b，以同時(shí)形成電容器的節(jié)點(diǎn)接觸窗口122和位線的接觸窗口123。
由于多晶硅層117a的圖案通過光致抗蝕劑118做為光刻掩模而完成，然而利用光致抗蝕劑進(jìn)行圖案化有其極限，若僅以多晶硅層117a為掩模，無法使節(jié)點(diǎn)接觸窗口122和接觸窗口123再進(jìn)行縮小，因此本發(fā)明配合多晶硅間隙壁127的使用，以突破光致抗蝕劑的極限，使節(jié)點(diǎn)接觸窗口122和接觸窗口123再縮小，以提高元件的集成密度。
接著請(qǐng)參照?qǐng)D1E，在整個(gè)基底100表面形成一層多晶硅層，并填滿節(jié)點(diǎn)接觸窗口122和位線的接觸窗口123，在此，所形成的多晶硅層和之前用于當(dāng)掩模的多晶硅層117a和多晶硅間隙壁127三者以標(biāo)號(hào)137表示。之后，在多晶硅層137上依序形成一層硅化金屬138和絕緣層139，其中硅化金屬138優(yōu)選的材料是硅化鎢，絕緣層139優(yōu)選的材料是氮化硅(SiNx)。在絕緣層139上形成一已圖案化的光致抗蝕劑140，此光致抗蝕劑140覆蓋要形成位線的區(qū)域。
由于電容器的節(jié)點(diǎn)接觸窗口122和位線的接觸窗口123同時(shí)形成，因此可以簡化制作工藝，且不會(huì)有現(xiàn)有的節(jié)點(diǎn)接觸窗口的高寬比過大而影響導(dǎo)電材料的填入等問題發(fā)生。
接著請(qǐng)參照?qǐng)D1F，以光致抗蝕劑140為掩模，進(jìn)行各向異性的光刻制作工藝，依序光刻絕緣層139、硅化金屬層138和多晶硅層137，直至暴露出絕緣層111b，使其分別轉(zhuǎn)為絕緣層139a和硅化金屬層138a，而多晶硅層137在對(duì)應(yīng)于光致抗蝕劑140的區(qū)域轉(zhuǎn)為多晶硅層137a，以完成具有頂覆層(即絕緣層139a)的位線115，其中未被光致抗蝕劑140覆蓋區(qū)域的多晶硅層137轉(zhuǎn)為多晶硅層137b，此多晶硅層137b留下的部分為電容器的一部分。
接著請(qǐng)參照?qǐng)D1G，在位線115的側(cè)壁形成間隙壁149，其材料優(yōu)選的是氮化硅(SiNx)。間隙壁149的形成方法先在整個(gè)基底100表面形成一層共形的絕緣層，之后再進(jìn)行各向異性光刻制作工藝，于是完成間隙壁149。間隙壁149與頂蓋層(即絕緣層139a)用于保護(hù)位線115，并做為位線115與其他導(dǎo)電元件之間的電隔離之用。
之后進(jìn)行本發(fā)明的電容器制作工藝的一優(yōu)選實(shí)施例，如圖1H至圖1M所示。
接著請(qǐng)參照?qǐng)D1H，在位線115上形成一層較厚的絕緣層131，此絕緣層131優(yōu)選的材料是氧化物，此絕緣層131的厚度約等于要形成的存儲(chǔ)電極的高度，其厚度約為7,000～9,000埃。由于本發(fā)明電容器的制造方法采用鑲嵌(Damascene)的方式進(jìn)行，因此可以避免存儲(chǔ)單元區(qū)和周邊電路區(qū)的高度落差，以利于周邊電路區(qū)后續(xù)制作工藝的進(jìn)行。若將本發(fā)明應(yīng)用于埋入式DRAM的制作工藝，也可以降低存儲(chǔ)器區(qū)和邏輯電路區(qū)(Logic CircuitRegion)之間的高度差。之后，在絕緣層131上形成一層已圖案化的光致抗蝕劑148，此光致抗蝕劑148覆蓋的區(qū)域約對(duì)應(yīng)于位線115的區(qū)域。
接著請(qǐng)參照?qǐng)D1I，以光致抗蝕劑148為掩模，進(jìn)行各向異性光刻制作工藝，直至暴露出絕緣層111b，使絕緣層131轉(zhuǎn)為絕緣層131a，以形成開口140。以傳統(tǒng)的方法剝除光致抗蝕劑148后，在整個(gè)基底100表面形成共形的多晶硅層147，且與節(jié)點(diǎn)接觸窗口122內(nèi)的多晶硅層137b接觸，其中多晶硅層147的厚度約為400～700埃左右。之后依序形成共形的絕緣層141、多晶硅層157和絕緣層151，其厚度均約為400～700埃左右。
接著請(qǐng)參照?qǐng)D1J，以多晶硅層157為終止層，進(jìn)行各向異性光刻制作工藝，用以使絕緣層151在開口140的側(cè)壁形成間隙壁151a(即開口150中的多晶硅層157的上方)。
接著請(qǐng)參照?qǐng)D1K，以間隙壁151a為掩模，利用各向異性光刻制作工藝，剝除多晶硅層157，直至暴露出絕緣層141，多晶硅層157轉(zhuǎn)為多晶硅層157a。接著以間隙壁151a和多晶硅層157a為掩模，利用各向異性光刻制作工藝，剝除絕緣層141，直至暴露出多晶硅層147，使絕緣層141轉(zhuǎn)為絕緣層141a，然而在此制作工藝中，也會(huì)造成間隙壁151a的損耗，但不影響光刻的結(jié)果。
接著請(qǐng)參照?qǐng)D1L，在整個(gè)基底100表面形成一層多晶硅層，且填滿開口140以與多晶硅層157a和147接觸，其中在此所形成的多晶硅層與先前的多晶硅層157a和147三者以標(biāo)號(hào)167表示。
接著請(qǐng)參照?qǐng)D1M，進(jìn)行平坦化制作工藝，優(yōu)選的是化學(xué)機(jī)械研磨制作工藝(CMP)，用以磨除部分的多晶硅層167，直至暴露出絕緣層131a、141a和151a，使多晶硅層167轉(zhuǎn)為多晶硅層167a，其中多晶硅層167a為電容器的存儲(chǔ)電極。之后將絕緣層131a、141a和151a剝除，直至大約裸露出存儲(chǔ)電極的表面，其剝除的方法優(yōu)選的是各向同性光刻法，其比如是濕式光刻。
隨后電容器的制作工藝為本領(lǐng)域術(shù)技人員所熟悉，在此不多贅述。此外，本發(fā)明也可以應(yīng)用于嵌入式DRAM。
為了更清楚描述本發(fā)明的電容器對(duì)電容量的改善，請(qǐng)參照?qǐng)D2至圖4。圖2是現(xiàn)有的疊層電容器的存儲(chǔ)電極200的示意圖；圖3是雙冠狀電容器的存儲(chǔ)電極300的示意圖，為本發(fā)明人先前所獲準(zhǔn)的美國專利第5,688,713號(hào)；圖4是本發(fā)明的島狀雙冠狀電容器的存儲(chǔ)電極400的示意圖。以長×寬×高為0.7μm×1.2μm×0.8μm的電容器布局為例，傳統(tǒng)的疊層電容器的存儲(chǔ)電極200(如圖2)的表面積約為3.88μm2，雙冠狀電容器的存儲(chǔ)電極300(如圖3)的表面積約為10.78μm2，本發(fā)明的島狀雙冠狀電容器的存儲(chǔ)電極400(如圖4)的表面積可高達(dá)約12.43μm2，因此本發(fā)明可以獲得表面積極高的存儲(chǔ)電極，由于存儲(chǔ)電極的表面積與電容量成正比，因此利用本發(fā)明所提供的制作工藝，在不影響元件布局的前提下，可以有效提高電容器的電容量。
本發(fā)明的特點(diǎn)如下(1)應(yīng)用本發(fā)明的存儲(chǔ)電極的制造方法，可以有效降低存儲(chǔ)器區(qū)和周邊電路之間的高度差。若應(yīng)用于嵌入式DRAM也可以降低存儲(chǔ)器區(qū)和邏輯電路區(qū)之間的高度差。
(2)應(yīng)用本發(fā)明的存儲(chǔ)電極的制造方法，在不影響布局的情況下，可以有效提高電容器的電容量。
雖然以上結(jié)合一優(yōu)選實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍視為附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，包括下列步驟提供一半導(dǎo)體基底，該半導(dǎo)體基底上已形成有一場效晶體管，該場效晶體管有二源極/漏極區(qū)；形成一第一絕緣層，覆蓋該場效晶體管；在該第一絕緣層上形成一第一多晶硅層；構(gòu)成該第一多晶硅層且剝除部分該第一絕緣層，形成一凹陷區(qū)，其對(duì)應(yīng)于該各源極/漏極區(qū)；在該凹陷區(qū)的該第一多晶硅層和該第一絕緣層的側(cè)壁形成一多晶硅間隙壁；以該第一多晶硅層和該多晶硅間隙壁為掩模，將該第一絕緣層圖案化，用以形成一位線接觸窗開口和一節(jié)點(diǎn)接觸窗開口，以分別暴露出該各源極/漏極區(qū)的表面；在該第一多晶硅上，形成一第二多晶硅層，且填滿該位線接觸窗開口和該節(jié)點(diǎn)接觸窗開口；在該第二多晶硅層上形成一硅化金屬層；在該硅化金屬層上形成一第二絕緣層；構(gòu)成該第二絕緣層、該硅化金屬層、該第二多晶硅層、該第一多晶硅層和該多晶硅間隙壁，直到暴露出該第一絕緣層，用以于該各源極/漏極區(qū)形成一位線；在該位線的該第二絕緣層、該硅化金屬層和該第二多晶硅層的側(cè)壁形成一第一絕緣間隙壁；形成已圖案化的一第三絕緣層覆蓋該位線，該第三絕緣層有一開口暴露出要形成該電容器存儲(chǔ)電極的區(qū)域，且該第三絕緣層的厚度為該存儲(chǔ)電極的高度；在該第三絕緣層上形成一第三多晶硅層，該第三多晶硅層與該第三絕緣層共形，該第三多晶硅層與該節(jié)點(diǎn)接觸窗開口的該第二多晶硅層接觸；在該第三多晶硅層上形成一第四絕緣層，該第四絕緣層與該第三多晶硅層共形；在該第四絕緣層上形成一第四多晶硅層，該第四多晶硅層與該第四絕緣層共形；形成一第二絕緣間隙壁，在該開口側(cè)壁的該第四多晶硅層上；以該第二絕緣間隙壁為掩模，剝除部分該第四多晶硅層和部分該第四絕緣層，直到暴露出部分該第三多晶硅層；形成一第五多晶硅層填滿該開口，且與該第四多晶硅層和該第三多晶硅層接觸；剝除部分該第五多晶硅層、部分該第四多晶硅層和部分該第三多晶硅層，直到暴露出該第三絕緣層；以及剝除該第三絕緣層、該第四絕緣層和該第二絕緣間隙壁，以完成該電容器的存儲(chǔ)電極。
2.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第二絕緣層的材料包括氮化硅。
3.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第三多晶硅層、第四多晶硅層和第四絕緣層的厚度約為400～700埃。
4.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第一絕緣層、該第三絕緣層、該第四絕緣層和該第二絕緣間隙壁的材料包括氧化硅。
5.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第一絕緣間隙壁的材料包括氮化硅。
6.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第三絕緣層的厚度約為7,000～9,000埃。
7.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，以該第二絕緣間隙壁為掩模，剝除部分該第四多晶硅層和部分該第四絕緣層，直到暴露出部分該第三多晶硅層的方法，包括各向異性光刻法。
8.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，剝除部分該第五多晶硅層、部分該第四多晶硅層和部分該第三多晶硅層，直到暴露出該第三絕緣層的方法，包括各向異性光刻法。
9.如權(quán)利要求1所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，剝除該第三絕緣層、該第四絕緣層和該第二絕緣間隙壁，以完成該電容器的該存儲(chǔ)電極的方法，包括各向同性光刻法。
10.一種DRAM電容器存儲(chǔ)電極的制造方法，適用于一基底，該基底上已形成有一場效晶體管，該場效晶體管上覆蓋有一第一絕緣層，該第一絕緣層已形成有一節(jié)點(diǎn)接觸窗暴露出該場效晶體管的一源極/漏極區(qū)，其特征在于，該DRAM電容器存儲(chǔ)電極的制造方法包括下列步驟形成一第二多晶硅層，其填入該節(jié)點(diǎn)接觸窗開口；形成已圖案化的一第三絕緣層，其覆蓋該第一絕緣層，該第三絕緣層有一開口暴露出要形成該電容器存儲(chǔ)電極的區(qū)域，且該第三絕緣層的厚度為該存儲(chǔ)電極的高度；在該第三絕緣層上形成一第三多晶硅層，該第三多晶硅層與該第三絕緣層共形，該第三多晶硅層與該節(jié)點(diǎn)接觸窗開口中的該第二多晶硅層接觸；在該第三多晶硅層上形成一第四絕緣層，該第四絕緣層與該第三多晶硅層共形；在該第四絕緣層上形成一第四多晶硅層，該第四多晶硅層與該第四絕緣層共形；在該開口側(cè)壁的該第四多晶硅層上；形成一絕緣間隙壁；以該絕緣間隙壁為掩模，剝除部分該第四多晶硅層和部分該第四絕緣層，直到暴露出部分該第三多晶硅層；形成一第五多晶硅層填滿該開口，且與該第四多晶硅層和該第三多晶硅層接觸；剝除部分該第五多晶硅層、部分該第四多晶硅層和部分該第三多晶硅層，直到暴露出該第三絕緣層；以及剝除該第三絕緣層該第四絕緣層和該絕緣間隙壁，以完成該電容器的該存儲(chǔ)電極。
11.如權(quán)利要求10所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第三多晶硅層、第四多晶硅層和第四絕緣層的厚度約為400～700埃。
12.如權(quán)利要求10所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第一絕緣層、該第三絕緣層、該第四絕緣層和該絕緣間隙壁的材料包括氧化硅。
13.如權(quán)利要求10所述的DRAM電容器存儲(chǔ)電極的制造方法，其特征在于，該第三絕緣層的厚度約為7,000～9,000埃。
全文摘要
一種DRAM電容器存儲(chǔ)電極的制造方法,利用鑲嵌的方法來形成存儲(chǔ)電極,可以避免存儲(chǔ)單元區(qū)和邏輯電路區(qū)之間的高度差,因此不需平坦化的步驟即可進(jìn)行后續(xù)的制作工藝,可降低制作工藝的風(fēng)險(xiǎn),還有,在不影響布局的情況下,利用絕緣間隙壁來將多晶硅層圖案化,以形成島狀雙冠狀電容器,因此可以有效增加電容器的電容量。
文檔編號(hào)H01L21/02GK1255748SQ98122710
公開日2000年6月7日 申請(qǐng)日期1998年11月26日 優(yōu)先權(quán)日1998年11月26日
發(fā)明者林劉恭 申請(qǐng)人:世大積體電路股份有限公司