本發(fā)明涉及半導(dǎo)體，特別是涉及一種靜電保護(hù)裝置、制備方法及電子產(chǎn)品。

背景技術(shù)：

1、失效分析統(tǒng)計(jì)數(shù)據(jù)顯示，esd(electro-static?discharge，靜電釋放)/eos(electrical?over?stress，電氣過(guò)應(yīng)力)造成了高達(dá)37％的集成電路失效，esd事件每年對(duì)電子產(chǎn)業(yè)造成的經(jīng)濟(jì)損失遠(yuǎn)遠(yuǎn)超過(guò)100億美元。因此，提高芯片本身對(duì)esd事件的抵抗能力是降低經(jīng)濟(jì)損失和提高產(chǎn)品可靠性的關(guān)鍵。

2、ggnmos和gdpmos能夠?qū)㈦娏髀窂綇臇艠O下方薄薄的一層轉(zhuǎn)移到更深層的阱區(qū)，拓寬了電流通路、增大了散熱面積，器件能夠在esd大電流的沖擊下完好無(wú)損。因此，esd?mos是一種非常重要的esd器件。

3、根據(jù)“當(dāng)電路處于正常工作狀態(tài)時(shí)，esd保護(hù)器件必須保持關(guān)閉”的原則，esd設(shè)計(jì)窗口的下限應(yīng)該高于被保護(hù)電路正常工作電壓vdd，為了設(shè)計(jì)的可靠性需要預(yù)留10％的裕量，即窗口下限為1.1vdd。另外，esd設(shè)計(jì)窗口的上限需要根據(jù)被保護(hù)電路的最小擊穿電壓bv決定，同樣，窗口上限也應(yīng)保證10％的設(shè)計(jì)裕量，即窗口上限為0.9bv。圖1所示為具有回滯特性器件的esd設(shè)計(jì)窗口；圖2所示為無(wú)回滯特性器件的esd設(shè)計(jì)窗口。其中，it2為esd的二次擊穿電流，在esd事件中，當(dāng)電流達(dá)到二次擊穿電流it2時(shí)，esd保護(hù)器件可能發(fā)生不可逆的損壞，是衡量器件在esd事件中能夠安全泄放電流的最大值；二次擊穿電流it2越大，esd保護(hù)器件的防護(hù)能力越強(qiáng)。

4、目前esd?mos的二次擊穿電流it2普遍較低，且面積大、成本高，如何提高二次擊穿電流、減小面積和成本已成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題之一。

5、應(yīng)該注意，上面對(duì)技術(shù)背景的介紹只是為了方便對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的說(shuō)明，并方便本領(lǐng)域技術(shù)人員的理解而闡述的。不能僅僅因?yàn)檫@些方案在本發(fā)明的背景技術(shù)部分進(jìn)行了闡述而認(rèn)為上述技術(shù)方案為本領(lǐng)域技術(shù)人員所公知。

技術(shù)實(shí)現(xiàn)思路

1、鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種靜電保護(hù)裝置、制備方法及電子產(chǎn)品，用于解決現(xiàn)有技術(shù)中esd?mos的二次擊穿電流低、面積大、成本高等問(wèn)題。

2、為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種靜電保護(hù)裝置，所述靜電保護(hù)裝置至少包括：

3、襯底、第一阱區(qū)、第二阱區(qū)、第三阱區(qū)、源區(qū)、漏區(qū)及柵極結(jié)構(gòu)；

4、所述第一阱區(qū)、所述第二阱區(qū)及所述第三阱區(qū)形成于所述襯底中，且所述第一阱區(qū)位于所述第二阱區(qū)與所述第三阱區(qū)之間；所述柵極結(jié)構(gòu)形成于所述第一阱區(qū)上；所述源區(qū)包括形成于所述第二阱區(qū)與所述第一阱區(qū)中的第一摻雜區(qū)域；

5、其中，所述漏區(qū)包括形成于所述第三阱區(qū)與所述第一阱區(qū)中的第二摻雜區(qū)域以及形成于所述第三阱區(qū)中的第三摻雜區(qū)域和第四摻雜區(qū)域，所述第三摻雜區(qū)域及所述第四摻雜區(qū)域沿著溝道長(zhǎng)度方向依次排布在所述第二摻雜區(qū)域外側(cè)，漏端電極設(shè)置于所述第三摻雜區(qū)域及所述第四摻雜區(qū)域上；所述第二摻雜區(qū)域上覆蓋有金屬硅化物阻擋層；或者，所述漏區(qū)包括形成于所述第三阱區(qū)與所述第一阱區(qū)中的第五摻雜區(qū)域以及形成于所述第三阱區(qū)中的第六摻雜區(qū)域、第七摻雜區(qū)域和第八摻雜區(qū)域，所述第六摻雜區(qū)域、所述第七摻雜區(qū)域及所述第八摻雜區(qū)域沿著溝道寬度方向依次排布在所述第五摻雜區(qū)域外側(cè)，漏端電極設(shè)置于所述第六摻雜區(qū)域、所述第七摻雜區(qū)域及所述第八摻雜區(qū)域上；所述第五摻雜區(qū)域上覆蓋有金屬硅化物阻擋層；

6、所述襯底、所述第一阱區(qū)、所述第三摻雜區(qū)域及所述第七摻雜區(qū)域具有第一導(dǎo)電類(lèi)型，所述第二阱區(qū)、所述第三阱區(qū)、所述第一摻雜區(qū)域、所述第二摻雜區(qū)域、所述第四摻雜區(qū)域、所述第五摻雜區(qū)域、所述第六摻雜區(qū)域及所述第八摻雜區(qū)域具有第二導(dǎo)電類(lèi)型。

7、為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明還提供一種靜電保護(hù)裝置，所述靜電保護(hù)裝置至少包括：

8、襯底、第一阱區(qū)、第二阱區(qū)、第三阱區(qū)、源區(qū)、漏區(qū)及柵極結(jié)構(gòu)；

9、所述第一阱區(qū)、所述第二阱區(qū)及所述第三阱區(qū)形成于所述襯底中，且所述第一阱區(qū)位于所述第二阱區(qū)與所述第三阱區(qū)之間；所述柵極結(jié)構(gòu)形成于所述第一阱區(qū)上；所述源區(qū)包括形成于所述第二阱區(qū)與所述第一阱區(qū)中的第一摻雜區(qū)域；

10、其中，所述漏區(qū)包括形成于所述第三阱區(qū)與所述第一阱區(qū)中的第二摻雜區(qū)域以及形成于所述第三阱區(qū)中的第一淺溝槽隔離結(jié)構(gòu)、第三摻雜區(qū)域及第四摻雜區(qū)域，所述第一淺溝槽隔離結(jié)構(gòu)位于所述第二摻雜區(qū)域外側(cè)，所述第三摻雜區(qū)域及所述第四摻雜區(qū)域沿著溝道長(zhǎng)度方向依次排布在所述第一淺溝槽隔離結(jié)構(gòu)外側(cè)，漏端電極設(shè)置于所述第三摻雜區(qū)域及所述第四摻雜區(qū)域上；或者，所述漏區(qū)包括形成于所述第三阱區(qū)與所述第一阱區(qū)中的第五摻雜區(qū)域以及形成于所述第三阱區(qū)中的第二淺溝槽隔離結(jié)構(gòu)、第六摻雜區(qū)域、第七摻雜區(qū)域和第八摻雜區(qū)域；所述第二淺溝槽隔離結(jié)構(gòu)位于所述第五摻雜區(qū)域外側(cè)，所述第六摻雜區(qū)域、所述第七摻雜區(qū)域及所述第八摻雜區(qū)域沿著溝道寬度方向依次排布在所述第二淺溝槽隔離結(jié)構(gòu)外側(cè)，漏端電極設(shè)置于所述第六摻雜區(qū)域、所述第七摻雜區(qū)域及所述第八摻雜區(qū)域上；

11、所述襯底、所述第一阱區(qū)、所述第三摻雜區(qū)域及所述第七摻雜區(qū)域具有第一導(dǎo)電類(lèi)型，所述第二阱區(qū)、所述第三阱區(qū)、所述第一摻雜區(qū)域、所述第二摻雜區(qū)域、所述第四摻雜區(qū)域、所述第五摻雜區(qū)域、所述第六摻雜區(qū)域及所述第八摻雜區(qū)域具有第二導(dǎo)電類(lèi)型。

12、更可選地，所述襯底中還設(shè)置有體區(qū)。

13、更可選地，所述第二阱區(qū)內(nèi)還形成有第三淺溝槽隔離結(jié)構(gòu)，所述第三淺溝槽隔離結(jié)構(gòu)位于所述第一摻雜區(qū)域外側(cè)。

14、更可選地，所述第一導(dǎo)電類(lèi)型為p型，所述第二導(dǎo)電類(lèi)型為n型；或者，所述第一導(dǎo)電類(lèi)型為n型，所述第二導(dǎo)電類(lèi)型為p型。

15、為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明還提供一種靜電保護(hù)裝置的制備方法，用于制備上述靜電保護(hù)裝置，所述靜電保護(hù)裝置的制備方法至少包括：

16、1)提供一襯底，于所述襯底內(nèi)形成第一阱區(qū)、第二阱區(qū)及第三阱區(qū)；

17、2)于所述第一阱區(qū)上采用多晶硅柵工藝形成柵極結(jié)構(gòu)；

18、3)于步驟2)形成的結(jié)構(gòu)中進(jìn)行源漏注入；

19、4)于漏區(qū)靠近溝道的n型摻雜區(qū)域上形成金屬硅化物阻擋層；

20、5)于步驟4)形成的結(jié)構(gòu)上形成各端電極。

21、為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明還提供一種靜電保護(hù)裝置的制備方法，用于制備上述靜電保護(hù)裝置，所述靜電保護(hù)裝置的制備方法至少包括：

22、1)提供一襯底，通過(guò)淺溝槽隔離工藝形成漏區(qū)中的淺溝槽隔離結(jié)構(gòu)，并在所述襯底內(nèi)形成第一阱區(qū)、第二阱區(qū)及第三阱區(qū)；

23、2)于所述第一阱區(qū)上采用多晶硅柵工藝形成柵極結(jié)構(gòu)；

24、3)于步驟2)形成的結(jié)構(gòu)中進(jìn)行源漏注入；

25、4)于步驟3)形成的結(jié)構(gòu)上各端電極。

26、更可選地，步驟1)中還通過(guò)淺溝槽隔離工藝形成源區(qū)的淺溝槽隔離結(jié)構(gòu)，以定義有源區(qū)。

27、更可選地，步驟3)中還通過(guò)離子注入形成體區(qū)。

28、為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明還提供一種電子產(chǎn)品，所述電子產(chǎn)品至少包括：上述靜電保護(hù)裝置。

29、如上所述，本發(fā)明的靜電保護(hù)裝置、制備方法及電子產(chǎn)品，具有以下有益效果：

30、1、本發(fā)明的靜電保護(hù)裝置及電子產(chǎn)品通過(guò)在esd?mos中集成scr結(jié)構(gòu)，使得電流在更深的位置流過(guò)，進(jìn)而提高二次擊穿電流。

31、2、本發(fā)明的靜電保護(hù)裝置采用覆蓋sab的摻雜區(qū)作為限流電阻，使得多指器件電流分布均勻，進(jìn)一步提高二次擊穿電流。

32、3、本發(fā)明的靜電保護(hù)裝置及電子產(chǎn)品將漏區(qū)的n+、p+、n+區(qū)域在縱向上交替排列，通過(guò)版圖優(yōu)化有效減小靜電保護(hù)裝置的面積，減小成本。

33、4、本發(fā)明的靜電保護(hù)裝置通過(guò)淺溝槽隔離結(jié)構(gòu)在阱區(qū)中形成限流電阻，減少光罩的使用，進(jìn)而減小光罩成本。

34、5、本發(fā)明的靜電保護(hù)裝置的制備方法完全兼容cmos工藝，不增加成本。