本公開涉及半導體裝置。

背景技術：

1、已知在具有指狀的源電極、柵電極以及漏電極的場效應晶體管(fet：fieldeffect?transistor)中，在電極的延伸方向上配置多個具有源電極、柵電極以及漏電極的單位fet(例如專利文獻1)。

2、現(xiàn)有技術文獻

3、專利文獻

4、專利文獻1：日本特開2002－299351號公報

5、在專利文獻1中，通過在電極的延伸方向上配置多個單位fet，能縮短單位fet中的柵電極的寬度。由此，能抑制柵極電阻。但是，將柵極焊盤與遠離柵極焊盤的柵電極電連接的柵極布線與漏電極之間的寄生電容會變大，特性劣化。

技術實現(xiàn)思路

1、本公開是鑒于上述問題而完成的，其目的在于抑制特性的劣化。

2、本公開的一個實施方式是一種半導體裝置，其具備：基板；第一晶體管單元，在所述基板上依次設有第一漏電極、第一柵電極以及第一源電極；第二晶體管單元，在所述基板上依次設有沿著所述第一源電極并排設置且與所述第一源電極電連接的第二源電極、與所述第一柵電極電連接的第二柵電極以及與所述第一漏電極電連接的第二漏電極，所述第二晶體管單元相對于所述第一晶體管單元位于所述第一漏電極、所述第一柵電極以及所述第一源電極進行排列的方向上；柵極布線，在所述第一源電極與所述第二源電極之間，與所述第一源電極和所述第二源電極鄰接地設于所述基板上，所述柵極布線與所述第一柵電極和所述第二柵電極電連接；第一覆蓋金屬層，電連接地設于所述第一源電極上，該第一覆蓋金屬層的至少上部比所述第一源電極向所述柵極布線側突出；以及第二覆蓋金屬層，電連接地設于所述第二源電極上，該第二覆蓋金屬層的至少上部比所述第二源電極向所述柵極布線側突出。

3、本公開的一個實施方式是一種半導體裝置，其具備：基板；第一晶體管單元，在所述基板上依次設有第一漏電極、第一柵電極以及第一源電極；第二晶體管單元，在所述基板上依次設有沿著所述第一源電極并排設置且與所述第一源電極電連接的第二源電極、與所述第一柵電極電連接的第二柵電極以及與所述第一漏電極電連接的第二漏電極，所述第二晶體管單元相對于所述第一晶體管單元位于所述第一漏電極、所述第一柵電極以及所述第一源電極進行排列的方向上；柵極布線，在所述第一源電極與所述第二源電極之間，與所述第一源電極和所述第二源電極鄰接地設于所述基板上，所述柵極布線與所述第一柵電極和所述第二柵電極電連接；第一源極布線，以電接觸的方式設于所述第一源電極上；第二源極布線，以電接觸的方式設于所述第二源電極上；第一漏極布線，以電接觸的方式設于所述第一漏電極上，所述第一漏極布線的上表面距所述基板的高度小于所述第一源極布線的上表面距所述基板的高度；以及第二漏極布線，以電接觸的方式設于所述第二漏電極上，所述第二漏極布線的上表面距所述基板的高度小于所述第二源極布線的上表面距所述基板的高度。

4、發(fā)明效果

5、根據(jù)本公開，能抑制特性的劣化。

技術特征：

1.一種半導體裝置，具備：

2.根據(jù)權利要求1所述的半導體裝置，其中，

3.根據(jù)權利要求1或2所述的半導體裝置，其中，

4.根據(jù)權利要求3所述的半導體裝置，其中，

5.根據(jù)權利要求1或2所述的半導體裝置，其中，

6.根據(jù)權利要求5所述的半導體裝置，其中，

7.根據(jù)權利要求1或2所述的半導體裝置，具備：

8.根據(jù)權利要求7所述的半導體裝置，其中，

9.根據(jù)權利要求1或2所述的半導體裝置，具備：

10.一種半導體裝置，具備：

11.根據(jù)權利要求10所述的半導體裝置，具備：

技術總結
本公開提供能抑制特性的劣化的半導體裝置。半導體裝置具備：基板(10)；第一晶體管單元，在基板上依次設有第一漏電極、第一柵電極以及第一源電極；第二晶體管單元，在基板上依次設有第二源電極、第二柵電極以及第二漏電極，相對于第一晶體管單元位于第一漏電極、第一柵電極以及第一源電極進行排列的方向上；柵極布線(23)，在第一源電極與第二源電極之間，與第一源電極和第二源電極鄰接地設于基板上，該柵極布線與第一柵電極和第二柵電極電連接；第一覆蓋金屬層，電連接地設于第一源電極上，至少上部比第一源電極向柵極布線側突出；以及第二覆蓋金屬層，電連接地設于第二源電極上，至少上部比第二源電極向柵極布線側突出。

技術研發(fā)人員：丸山?；?br/>受保護的技術使用者：住友電工光電子器件創(chuàng)新株式會社
技術研發(fā)日：
技術公布日：2025/1/2