背景技術(shù)：

1、集成電路(ic)的更高性能、更低成本、增加的小型化和更大密度是電子工業(yè)的持續(xù)目標(biāo)。背面互連是半導(dǎo)體工業(yè)朝向這些目標(biāo)的進步的重要方面。例如，背面互連可以從晶體管器件的背面提供電力。這提供了包括為晶體管器件供電的較低電阻路徑、晶體管器件布局的正面上的開放空間等的優(yōu)點。這進而在每功率項和每面積項兩者上改善了晶體管器件性能度量。

2、然而，背面電力輸送的部署中仍然存在困難，諸如當(dāng)從背面暴露晶體管時引入閾值電壓(vt)偏移。本文討論的技術(shù)和結(jié)構(gòu)提供具有減小的(例如，零或接近零)vt偏移的背面金屬化和電力輸送。隨著部署先進晶體管結(jié)構(gòu)的期望變得更加廣泛，這種改進可能變得至關(guān)重要。

技術(shù)實現(xiàn)思路

技術(shù)特征：

1.一種裝置，包括：

2.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一絕緣層包括硅、碳、氧和氮中的一種或多種。

3.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一絕緣層包括硅和氮、或者鋁和氧。

4.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一絕緣層包括硅和氮，并且所述第二絕緣層包括硅和氧，其中所述第一絕緣層具有不大于10nm的厚度。

5.根據(jù)權(quán)利要求4所述的裝置，其中，所述半導(dǎo)體結(jié)構(gòu)在所述半導(dǎo)體結(jié)構(gòu)的所述背面與所述半導(dǎo)體結(jié)構(gòu)的正面之間的厚度不大于100nm。

6.根據(jù)權(quán)利要求1至5中任一項所述的裝置，還包括與所述過孔相鄰的絕緣襯墊，其中，所述第一絕緣層的一部分在所述絕緣襯墊的側(cè)壁上。

7.根據(jù)權(quán)利要求6所述的裝置，其中，所述絕緣層的底表面與所述過孔的底表面基本上共面。

8.根據(jù)權(quán)利要求1至5中任一項所述的裝置，其中，所述柵極結(jié)構(gòu)在所述半導(dǎo)體結(jié)構(gòu)的第一部分上，第三絕緣層在所述半導(dǎo)體結(jié)構(gòu)的第二部分上，并且所述柵極結(jié)構(gòu)在所述第三絕緣層上，并且其中所述第三絕緣層的底表面與所述半導(dǎo)體結(jié)構(gòu)的底表面基本上共面，并且所述第一絕緣層在所述第三絕緣層的所述底表面上。

9.根據(jù)權(quán)利要求1至5中任一項所述的裝置，其中，所述背面金屬化包括與所述過孔接觸的電力輸送金屬化特征。

10.一種系統(tǒng)，包括：

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述共形絕緣層包括硅、碳、氧和氮中的一種或多種。

12.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述共形絕緣層包括硅和氮、或者鋁和氧。

13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述共形絕緣層包括硅和氮，并且所述絕緣填充層包括硅和氧，其中，所述共形絕緣層具有不大于10nm的厚度。

14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，所述半導(dǎo)體結(jié)構(gòu)在所述半導(dǎo)體結(jié)構(gòu)的所述正面與所述半導(dǎo)體結(jié)構(gòu)的所述背面之間的厚度不大于100nm。

15.根據(jù)權(quán)利要求10至14中任一項所述的系統(tǒng)，還包括與所述橋接過孔相鄰的絕緣襯墊，其中，所述共形絕緣層的一部分在所述絕緣襯墊的側(cè)壁上。

16.根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，所述絕緣填充層的底表面與所述橋接過孔的底表面基本上共面。

17.根據(jù)權(quán)利要求10至14中任一項所述的系統(tǒng)，其中，所述柵極在所述半導(dǎo)體結(jié)構(gòu)的第一部分上，第二絕緣填充層在所述半導(dǎo)體結(jié)構(gòu)的第二部分上，并且所述柵極在所述第二絕緣填充層上，并且其中所述第二絕緣填充層的底表面與所述半導(dǎo)體結(jié)構(gòu)的底表面基本上共面，并且所述共形絕緣層在所述第二絕緣填充層的所述底表面上。

18.根據(jù)權(quán)利要求10至14中任一項所述的系統(tǒng)，其中，所述背面金屬包括與所述過孔接觸的電力輸送金屬化特征。

19.一種方法，包括：

20.根據(jù)權(quán)利要求19所述的方法，其中，所述第一絕緣層包括硅、碳、氧和氮中的一種或多種。

21.根據(jù)權(quán)利要求19所述的方法，其中，所述第一絕緣層包括硅和氮，并且所述第二絕緣層包括硅和氧，其中所述第一絕緣層具有不大于10nm的厚度。

22.根據(jù)權(quán)利要求21所述的方法，其中，所述第一絕緣層具有不大于5nm的厚度。

23.根據(jù)權(quán)利要求19至22中任一項所述的方法，其中，過孔從所述半導(dǎo)體結(jié)構(gòu)上方的正面金屬化延伸到所述過孔的背面表面，并且其中蝕刻所述半導(dǎo)體結(jié)構(gòu)的至少一部分提供了所述半導(dǎo)體結(jié)構(gòu)的回蝕刻，使得所述過孔的所述背面表面在所述半導(dǎo)體結(jié)構(gòu)的所述表面下方。

24.根據(jù)權(quán)利要求23所述的方法，其中，在所述半導(dǎo)體結(jié)構(gòu)的所述表面上形成所述第一絕緣層進一步在與所述過孔相鄰的絕緣襯墊的側(cè)壁上形成所述第一絕緣層。

技術(shù)總結(jié)
本文描述了涉及在晶體管半導(dǎo)體材料上提供背面鈍化層的器件、晶體管結(jié)構(gòu)、系統(tǒng)和技術(shù)。半導(dǎo)體材料在源極結(jié)構(gòu)和漏極結(jié)構(gòu)之間，并且柵極結(jié)構(gòu)與半導(dǎo)體材料的溝道區(qū)域相鄰。鈍化層形成為半導(dǎo)體材料背面上的共形絕緣層，并且然后使用臭氧/UV固化進行處理以從半導(dǎo)體材料中去除捕獲電荷。

技術(shù)研發(fā)人員：A·巴里克,褚濤,M·莊,A·王,C·P·普爾斯
受保護的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2